仿真中加入ucli

Makefile：

ifeq(${gate_sim},on)

    run_file ?= ./run_vcs_gate.ucli

else ifeq(${dump},off)

    run_file ?= ./run_vcs.ucli

else

    run_file ?= ./run_vcs.ucli

 

run_opts := -l "${tc}_${seed}.log" \

                    -${debug_opt} \

                    +verdi_dump=${verdi_dump} \

                    +ntb_random_seed=${seed} \

                    +seed=${seed} \

                    ${cov_opts} ${cov_run_opts} \

                    -ucli -i ${run_file} \

                     +no_notifier \

                     +notimingcheck

 

run_vcs.ucli

run 0

set testcase_name        [get design_top.case_nmae_str_dump]

set seed                         [get design_top.seed]

set dump_mode             [get design_top.dump_mode]

set dump_fsdb_name    [expr \$dump_name]_dump_[expr \$seed]

set work_mode              [get degsign_top.working_mode]

 

fsdbDumpFinish

force      design_top.*.signal_name_a 0

force      design_top.*.signal_name_b 1  @10000ns;

echo "start gate_sim_run_ucli"

if {$dump_mode == "fsdb"}  {

        fsdbAutoSwitchDumpfile 50000 "$dump_fsdb_name.fsdb"   99  "${dump_fsdb_name}_time_range.log"

        ......

}

 

if  {$work_mode == "'b01"} {

       for {set ii 0 } {$ii <5 } {incr ii} {

           set    clk_100m_cfg  [get  design_top.clk_100m_cfg]

           if({$clk_100m_cfg != "'b1"} {

                   force  design_top.top.*.cfg_clk   1  0ns,  0  10ns  -repeat  20ns

            }

        }

}