09 2019 档案
摘要：Altera 的 Cyclone IV 器件 PLL 具有时钟倍频和分频、相位偏移、可编程占空比和外部时钟输出，进行系统级的时钟管理和偏移控制。 Altera 的 Quartus II 软件无需任何外部器件，就可以启用 Cyclone IV PLL 和相关功能。 下面演示如和调用 Altera 提供
阅读全文
摘要：一，建立工程： 1，启动 Quartus12.1 开发环境， 选择菜单 File->New Project Wizerd。 2，在弹出的对话框中输入工程名和工程存放的目录， 点击 Next ，top-level design entity name跟工程名字一样。 3，add files 可以添加项
阅读全文
摘要：转载至：https://www.cnblogs.com/zuilangsanshu/p/9888608.html FPGA芯片一般有好几组时钟引脚 CLK [0..N] [p，n]，我的理解是：首先，时钟必须由外部晶振通过CLK引脚输入到FPGA的时钟网络，至于选用哪一组CLK，主要看FPGA哪个b
阅读全文
摘要：ORCAD 画原理图中关于update cache的问题如果在画原理图过程中，修改了库元件，放置修改后的元件时会出现如下警告：Part xxx is out of date with respect to the design cache.Use Update Cache to synchroniz
阅读全文
