摘要：
线网型数据对象： 是verilog hdl常用数据对象之一，起到电路节点之间的互联作用，类似于电路板上的导线。 wire是verilog hdl默认的线网型数据对象。 线网型数据对象的读操作在代码任何位置都可以使用； 写操作只能在assign连续赋值语句中使用。 assign连续赋值语句： 基本格式 阅读全文
摘要：
预编译指令： verilog HDL预编译指令是以" ' "字符开头，而且不需要以";"结尾。 作用：指示在编译verilog hdl源代码前，需要执行哪些操作。 'timescale的使用方法： verilog hdl的时序分析是以时间先后为顺序的，时延用'timescale定义的时间单位来表示。 阅读全文