摘要： Verilog标识符与关键字 1、标识符： Verilog HDL中的标识符是指用来声明数据，变量，端口，例化名等除关键字外的所有名称的组合。如：input a, 这里a就是一个标识符，用来代表一个输入端口的名称。 Verilog HDL中的标识符(identifier)可以是任意一组字母、数字、$ 阅读全文