2016年11月7日

阻塞赋值与非阻塞赋值

摘要： 转： http://hi.baidu.com/zhang_bi/blog/item/57edb701a9da6b00728b65db.html 在Verilog中有两种类型的赋值语句：阻塞赋值语句（“=”）和非阻塞赋值语句（“<=”）。正确地使用这两种赋值语句对于Verilog的设计和仿真非常重要。 阅读全文

posted @ 2016-11-07 20:53 水大鱼大 阅读(5888) 评论(0) 推荐(1) 编辑

你想干嘛——边沿检测技术

摘要： 一、为什么要讲边沿检测 也许，没有那么一本教科书，会说到这个重要的思想；也许，学了很久的你，有可能不知道这个重要的思想吧。很惭愧，我也是在当年学了1年后才领悟到这个思想的。 说实话，我的成长很艰辛，没有人能给我系统的指导，而我得撑起这一片蓝天，于是乎无数个漏洞，我一直在修补我的不足。我没能对自己满足 阅读全文

posted @ 2016-11-07 20:47 水大鱼大 阅读(744) 评论(0) 推荐(1) 编辑

常见数字IC设计、FPGA工程师面试题

摘要： 1：什么是同步逻辑和异步逻辑？（汉王） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 答案应该与上面问题一致 〔补充〕：同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时 阅读全文

posted @ 2016-11-07 20:16 水大鱼大 阅读(10339) 评论(0) 推荐(2) 编辑

导航