摘要: 因为参与的新项目需要用fpga,所以自己学了一下verilog语言。整理一些比较基础的内容。 verilog程序最重要的结构就是模块module,它在形式上与c语言的函数很像,但是由于verilog是面向硬件的语言,因此在设计思想上与c语言是有一定的差别的。 一个verilog模块通常必须有的变量: 阅读全文
posted @ 2020-01-17 11:14 btc 阅读(1469) 评论(0) 推荐(1) 编辑