摘要：
Port Base Classes uvm_port_component_base This class defines an interface for obtaining a port’s connectivity lists after or during the end_of_elaboration phase.主要用来在end_of_elaboration phase后返回某... 阅读全文
摘要：
uvm_root 是uvm的顶层实例扮演了一个top-level and phase controller 的作用，对于component来说。该类不需要用户实例化，他是一个自动实例化了的类，用户直接通过uvm_top调用。任何component，只要没有指定其parent，那么他将作为top的一个child。top管理所有component的phase； 1.The UVM automa... 阅读全文