摘要：
一部分： timescale的基础`timescale是Verilog HDL 中的一种时间尺度预编译指令，它用来定义模块的仿真 时的时间单位和时间精度。格式如下：`timescale 仿真时间单位/时间精度注意：用于说明仿真时间单位和时间精度的 数字只能是1、10、100，不能为其它的数字。而且，时间精度不能比时间单位还要大。最多两则一样大。比如：下面定义都是对的`timescale 1ns/1ps`timescale 100ns/100ns下面的定义是错的：`timescale 1ps/1ns二部分：一些仿真问题时间精度就是模块仿真时间和延时的精确程序，比如：定义时间精度为10ns， 那么 阅读全文
