ISE中ChipScope使用教程--转载
摘要：一、软件与硬件平台 软件平台： 操作系统：Windows 8.1 开发套件：ISE14.7 硬件平台： FPGA型号：XC6SLX45-CSG324 二、ChipScope介绍 ChipScope是Xilinx提供的一个校验FPGA设计的工具。它的本质是一个虚拟的逻辑分析仪，能调用FPGA内部的逻辑
阅读全文
posted @ 2021-06-27 21:39
文章分类 - 电子
SERDES关键技术总结
摘要：一、SERDES介绍 随着大数据的兴起以及信息技术的快速发展，数据传输对总线带宽的要求越来越高，并行传输技术的发展受到了时序同步困难、信号偏移严重，抗干扰能力弱以及设计复杂度高等一系列问题的阻碍。与并行传输技术相比，串行传输技术的引脚数量少、扩展能力强、采用点对点的连接方式，而且能提供比并行传输更高
阅读全文
posted @ 2021-06-27 21:36
Xilinx Vivado的使用详细介绍（5）：调用用户自定义封装的IP核 --转载
摘要：Zedboard OLED Display Controller IP v1介绍 本文档提供了快速添加，连接和使用ZedboardOLED v1.0 IP内核的说明。运行在ARM处理器系统上的测试应用程序用于通过其驱动程序的功能与IP进行通信。 Vivado设计套件被用作开发环境。硬件验证是在Zed
阅读全文
posted @ 2021-06-27 21:23
Xilinx Vivado的使用详细介绍（4）：Zedboard+vivado之流水灯（加SDK） --转载
摘要：Vivado+zedboard之初学流水灯 环境：vivado 2016.3（已验证适用于2015.4） 开发板：Zedboard version xc7z020clg484-1 实验：使用Vivado和SDK进行Zedboard开发，制作一个简单的流水灯程序以说明软硬件协同设计的方法、开发流程等。
阅读全文
posted @ 2021-06-27 21:21
Xilinx Vivado的使用详细介绍（3）：使用IP核 --转载
摘要：IP核（IP Core） Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便，大大加快了开发速度。 方式一：使用Verilog调用IP核 这
阅读全文
posted @ 2021-06-27 21:18
xilinx Vivado的使用详细介绍（2）：创建工程、添加文件、综合、实现、管脚约束、产生比特流文件、烧写程序、硬件验证--转载
摘要：新建工程 打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New Project即可新建工程。 点击Next； 输入工程名称和路径。 选择默认的RTL Project选项，勾选Do not specify......（这样可以跳过添加源文
阅读全文
posted @ 2021-06-27 21:15
Xilinx Vivado的使用详细介绍（1）：创建工程、编写代码、行为仿真--转载
摘要：新建工程 打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New Project即可新建工程。 点击Next； 输入工程名称和路径。 选择RTL Project，勾选Do not specify sources at this time（
阅读全文
posted @ 2021-06-27 21:13
Verilog FIFO 设计
摘要：菜鸟教程 https://www.runoob.com https://www.runoob.com/w3cnote/verilog2-fifo.html FIFO（First In First Out）是异步数据传输时经常使用的存储器。该存储器的特点是数据先进先出（后进后出）。其实，多位宽数据的异
阅读全文
posted @ 2021-06-21 11:42
电路逻辑门图形符号汇总
摘要：基本逻辑门电路图形符号 附录1 基本逻辑门电路图形符号 表C1列出了基本逻辑门电路的国际图形符号和限定符号（GB/T 4728.12-1996）、国外流行图形符号和曾用图形符号。 注：在表的第三列列出了限定符号，限定符号有总限定符号、输入/输出限定符号、内部连接符号、方框内符号、非逻辑连接和信息流指
阅读全文
posted @ 2021-06-21 11:25
reset相关问题讨论
摘要：1 引言 Reset作为一个芯片的“发令枪”，是每个芯片必不可少的信号，接下来就跟大家聊聊关于reset的那些事… 通常情况下，reset可以分为两大类，一类是同步reset，另外一类是异步reset。它们各自存在不同的优缺点，比如： 同步reset需要在clock的有效边沿才会起作用，所以对gli
阅读全文
posted @ 2020-10-28 10:16
电源符号：VCC、VDD、VEE、VSS、VBAT各表示什么意思？
摘要：下面是stm32vet6的引脚图： 电路设计以及PCB制作中，经常碰见电源符号：VCC、VDD、VEE、VSS、VBAT，他们具有什么样的关系那? 一、解释 （1）VCC：C=circuit 表示电路的意思, 即接入电路的电压 （2）VDD：D=device 表示器件的意思, 即器件内部的工作电压;
阅读全文
posted @ 2020-10-19 14:00
关于DMA，TCM（ITCM和DTCM）和Cache
摘要：DMA DMA=Direct Memory Access。这是一种通过硬件实现的数据传输机制。简单的说，就是不在CPU的参与下完成数据的传输。DMA是一种硬件设备。这种设备的工作原理是这样的：——首先CPU告诉DMA设备，要有一堆数据需要传输，为了效率而请它出马。（DMA请求）——DMA收到CPU的
阅读全文
posted @ 2020-10-19 13:56
GPIO推挽输出和开漏输出详解
摘要：open-drain与push-pull】GPIO的功能，简单说就是可以根据自己的需要去配置为输入或输出。但是在配置GPIO管脚的时候，常会见到两种模式：开漏（open-drain，漏极开路）和推挽（push-pull）。对此两种模式，有何区别和联系，下面整理了一些资料，来详细解释一下： 图表 1
阅读全文
posted @ 2020-06-03 14:49
推挽结构详解
摘要：推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止. 开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内). 我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，
阅读全文
posted @ 2020-06-03 14:22
晶振工作原理及参数详解
摘要：晶振是石英晶体谐振器（quartz crystal oscillator）的简称，也称有源晶振，它能够产生中央处理器（CPU）执行指令所必须的时钟频率信号，CPU一切指令的执行都是建立在这个基础上的，时钟信号频率越高，通常CPU的运行速度也就越快。 只要是包含CPU的电子产品，都至少包含一个时钟源，
阅读全文
posted @ 2019-12-03 19:51
电阻之上拉电阻与下拉电阻详解
摘要：上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）最基本的作用是：将状态不确定的信号线通过一个电阻将其箝位至高电平（上拉）或低电平（下拉），无论它的具体用法如何，这个基本的作用都是相同的，只是在不同应用场合中会对电阻的阻值要求有所不同，从而也引出了诸多新的概念，本节我们
阅读全文
posted @ 2019-12-03 19:48
三极管之开关电路详解
摘要：三极管不仅可以对模拟信号放大，也可作为控制开关使用，作为开关使用的三极管处于截止与饱和状态，其基本电路如下图所示： 其中，集电极电阻R1为上拉电阻，当三极管Q1截止时将输出电压上拉至电源VCC（高电平），可以理解为开集（OC）输出结构的上拉电阻，具体可参考文章《电阻（4）之上/下拉电阻》，基极串联电
阅读全文
posted @ 2019-12-03 19:47
