Linux kernel调试方法及工具
摘要："调试难度本来就是写代码的两倍. 因此, 如果你写代码的时候聪明用尽, 根据定义, 你就没有能耐去调试它了." --Brian Kernighan1 内核调试以及工具总结内核总是那么捉摸不透, 内核也会犯错, 但是调试却不能像用户空间程序那样, 为此内核开发者为我们提供了一系列的工具和系统来支持内核
阅读全文
posted @ 2021-06-27 22:16
06 2021 档案
u-boot之NAND启动与NOR启动的区别
摘要：u-boot之NAND启动与NOR启动的区别 nand启动与nor启动的区别主要分为以下几部分说明： 1、nand flash与nor flash的最主要区别 2、s3c2440的nand启动与nor启动原理 3、nand启动与nor启动的时候uboot做了什么 1、在JZ2440开发板上有两种Fl
阅读全文
posted @ 2021-06-27 21:44
TrustZone
摘要：这篇文章源于老板想了解TrustZone，要求我写一篇文章简单介绍TrustZone的原理。既然是给领导看的，只介绍原理哪里够，因此也添加了公司自己现有TEE环境的设计、实现和发展，也顺带加入了一些题外话。也是因为要给领导看，所以文章也不能涉及太多技术细节，包括TrustZone模块的详细设计以及示
阅读全文
posted @ 2021-06-27 21:43
ISE中ChipScope使用教程--转载
摘要：一、软件与硬件平台 软件平台： 操作系统：Windows 8.1 开发套件：ISE14.7 硬件平台： FPGA型号：XC6SLX45-CSG324 二、ChipScope介绍 ChipScope是Xilinx提供的一个校验FPGA设计的工具。它的本质是一个虚拟的逻辑分析仪，能调用FPGA内部的逻辑
阅读全文
posted @ 2021-06-27 21:39
SERDES关键技术总结
摘要：一、SERDES介绍 随着大数据的兴起以及信息技术的快速发展，数据传输对总线带宽的要求越来越高，并行传输技术的发展受到了时序同步困难、信号偏移严重，抗干扰能力弱以及设计复杂度高等一系列问题的阻碍。与并行传输技术相比，串行传输技术的引脚数量少、扩展能力强、采用点对点的连接方式，而且能提供比并行传输更高
阅读全文
posted @ 2021-06-27 21:36
Xilinx Vivado的使用详细介绍（5）：调用用户自定义封装的IP核 --转载
摘要：Zedboard OLED Display Controller IP v1介绍 本文档提供了快速添加，连接和使用ZedboardOLED v1.0 IP内核的说明。运行在ARM处理器系统上的测试应用程序用于通过其驱动程序的功能与IP进行通信。 Vivado设计套件被用作开发环境。硬件验证是在Zed
阅读全文
posted @ 2021-06-27 21:23
Xilinx Vivado的使用详细介绍（4）：Zedboard+vivado之流水灯（加SDK） --转载
摘要：Vivado+zedboard之初学流水灯 环境：vivado 2016.3（已验证适用于2015.4） 开发板：Zedboard version xc7z020clg484-1 实验：使用Vivado和SDK进行Zedboard开发，制作一个简单的流水灯程序以说明软硬件协同设计的方法、开发流程等。
阅读全文
posted @ 2021-06-27 21:21
Xilinx Vivado的使用详细介绍（3）：使用IP核 --转载
摘要：IP核（IP Core） Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便，大大加快了开发速度。 方式一：使用Verilog调用IP核 这
阅读全文
posted @ 2021-06-27 21:18
xilinx Vivado的使用详细介绍（2）：创建工程、添加文件、综合、实现、管脚约束、产生比特流文件、烧写程序、硬件验证--转载
摘要：新建工程 打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New Project即可新建工程。 点击Next； 输入工程名称和路径。 选择默认的RTL Project选项，勾选Do not specify......（这样可以跳过添加源文
阅读全文
posted @ 2021-06-27 21:15
Xilinx Vivado的使用详细介绍（1）：创建工程、编写代码、行为仿真--转载
摘要：新建工程 打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New Project即可新建工程。 点击Next； 输入工程名称和路径。 选择RTL Project，勾选Do not specify sources at this time（
阅读全文
posted @ 2021-06-27 21:13
Verilog FIFO 设计
摘要：菜鸟教程 https://www.runoob.com https://www.runoob.com/w3cnote/verilog2-fifo.html FIFO（First In First Out）是异步数据传输时经常使用的存储器。该存储器的特点是数据先进先出（后进后出）。其实，多位宽数据的异
阅读全文
posted @ 2021-06-21 11:42
电路逻辑门图形符号汇总
摘要：基本逻辑门电路图形符号 附录1 基本逻辑门电路图形符号 表C1列出了基本逻辑门电路的国际图形符号和限定符号（GB/T 4728.12-1996）、国外流行图形符号和曾用图形符号。 注：在表的第三列列出了限定符号，限定符号有总限定符号、输入/输出限定符号、内部连接符号、方框内符号、非逻辑连接和信息流指
阅读全文
posted @ 2021-06-21 11:25
