摘要: 一、打开软件 二、输入下面代码 module top( input data_in, input clk, input rst, output reg [7:0] reg_vec, output reg [7:0] reg_loop, output reg data_out_vec, output 阅读全文
posted @ 2022-04-16 18:02 super_sweet 阅读(3157) 评论(0) 推荐(0) 编辑