2022年10月22日
【计组实验】实验f2 一位全加器
摘要： 一、实验目标 测试全加器f_adder的功能，并做出仿真波形。 二、实验原理 全加器f_adder由两个半加器h_adder和一个或门or2a组成，先完成半加器和或门的VHDL代码，然后在全加器的VHDL代码中调用半加器和或门就可以实现全加器的功能。 真值表 三、实验代码 或门 or2a LIBRA 阅读全文
posted @ 2022-10-22 09:54 blockche 阅读(1159) 评论(0) 推荐(2) 编辑
【计组实验】实验f3 正弦信号发生器
摘要： 一、实验目标 使用正弦波信号发生器，生成仿真波形。 二、实验原理 用VHDL代码完成正弦信号发生器以及data_rom的功能，生成一组正弦信号数据rom.mif。进行波形仿真，给正弦信号发生器一组周期为10ns的时钟信号，生成正弦仿真波形。 三、实验准备 代码 正弦信号发生器 LIBRARY IEE 阅读全文
posted @ 2022-10-22 09:54 blockche 阅读(2606) 评论(5) 推荐(3) 编辑
【计组实验】实验f1 mux21a
摘要： 一、实验目标 测试mux21a二选一多路选择器的功能，并做出仿真波形。 二、实验原理 用VHDL代码实现mux21a二选一多路选择器的功能，用Quartus Ⅱ编译代码并展示元件图，最后制造波形数据并进行波形仿真。 真值表 三、实验代码 mux21a二选一多路选择器 LIBRARY IEEE; US 阅读全文
posted @ 2022-10-22 09:51 blockche 阅读(1126) 评论(0) 推荐(1) 编辑