摘要：
在这篇文以及下面几篇文里里使用HPS-FPGA-Slave实现HPS读取一张bmp图片,发送至SDRAM，然后由自定义的IP读取SDRAM输出至VGA显示。 不妥当的地方还需多多指教 IP逻辑设计 VGA时序控制模块,选择mod控制输出不同的分辨率 //vga timing ctrl module
// systemverilog
//
//by Sorin... 阅读全文
摘要：
在前一篇文里已经整理了一些Cyclone-V与Avalon-MM的资料，在这篇文里给一个 Slave设备的简单实现——7段数码管实现。 先上一个Avalon-MM的一般时序图： 一、硬件设计 IP逻辑实现： 当作为Avalon总线的Slave时，上图中的控制信号、地址信号都为输入，另外还会有一个ChipSlect信号。当有设备... 阅读全文