摘要：
频率低的话误差1hz左右，频率高的话误差在10hz左右 阅读全文
摘要：
/*******************************************************************************/ chapter one * SDRAM 3.3V DDR2 1.8V 电压越低充放电特性越快* RAS_N 行地址选通 CAS_N 列地 阅读全文
摘要：
`define： 可以跨模块的定义，写在模块名称上面，在整个设计工程都有效。一旦‘define指令被编译，其在整个编译过程中都有效。例如，通过另一个文件中的`define指令，定义的常量可以被其他文件中被调用。直到遇到 ‘undef； `define data 8’d14 使用时则为 `data p 阅读全文
摘要：
最近发现一个问题，如果不给板子定义引脚，就直接下载的话。会出现下载错误的问题 阅读全文
摘要：
.直接测频法：由时基信号形成闸门，对被测信号进行计数。当闸门宽度为1s时可直接从计数器读出被测信号频率。计数值存在正负一个脉冲的误差是可能的，故此法的绝对误差就是1Hz（对1s宽的闸门而言）。其相对误差则随着被测频率的升高而降低，故此法适于测高频而不适于测低频。 阅读全文
摘要：
module key_board( clk,rst_n,col,row, fword,pword,da_data,clk_ad,da_data_rom, boxi,ast_source_valid ); input clk; input rst_n; in... 阅读全文
摘要：
set_location_assignment PIN_AF14 -to clk set_location_assignment PIN_AA14 -to rst_nset_location_assignment PIN_AF26 -to ad_data[0] set_location_assign 阅读全文
摘要：
module vga_qudong( clk,rst_n, vga_clk,vga_b, vga_g,vga_r, vga_blank,vga_sync, vga_hs,vga_vs, value_x,value_y, rgb ); input ... 阅读全文
摘要：
module smg( clk,rst_n,col,row,smg1,smg2 ); input clk; input rst_n; input [3:0] row; output reg [3:0] col; o... 阅读全文
摘要：
这次有待解决的问题是如何把八位数据通过移位的方法变成小数形式 总结：fpga会自动舍弃小数部分，所以要乘一个数来增加精确度 注意位宽因为定义尾位宽不够，所以buffer1出来的数据不准确 注意datasheet给定的时钟，刚开始因为时钟频率过小，导致数字有的点闪 阅读全文