2017年9月26日
Verilog code
摘要： 1、计数，用于对精度不高的计数 2、检测边沿 3、声明的不同最好在注释上面体现出来，而不是在变量名 4、组合数据，少使用了寄存器资源 。。。。待续 阅读全文
posted @ 2017-09-26 14:19 peng_blog 阅读(389) 评论(0) 推荐(0) 编辑