06 2017 档案

摘要:简单的介绍一下VGA的驱动时序 1、不同的时钟有不同的时序要求,通过上表选择不同的参数 HSYNC 是水平同步信号,VSYNC是行同步信号 可以通过上图大致了解水平同步(帧)信号一行扫描结束之后,行同步信号才进行扫一次,从左上角的一个像素 一直扫到右下角的最后一个像素,不断刷新。 行同步信号和帧同步 阅读全文
posted @ 2017-06-12 21:54 peng_blog 阅读(744) 评论(0) 推荐(0) 编辑
摘要:最近发现一个问题,就是用1S钟的下降沿信号进行锁存时间,下降沿触发。用一个always块是没问题的,但是当用两个always块也就是锁存两次 时间的时候出错,后来发现不应该用寄存器驱动,搜了一下网上的资料,发现最好用全局时钟进行驱动,因为全局时钟引脚直接连接到每一个寄存器 ,也就是到达每一个寄存器的 阅读全文
posted @ 2017-06-11 07:51 peng_blog 阅读(218) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示