2019年10月21日
基于AHB总线的master读写设计（Verilog）
摘要： 注：本文为原创，转载请注明出处。 一、AHB总线学习 1. AHB总线结构 如图所示，AHB总线系统利用中央多路选择机制实现主机与从机的互联问题。从图中可以看出，AHB总线结构主要可分为三部分：主机、从机、控制部分。控制部分由仲裁器、数据多路选择、地址和数据多路选择及地址译码器组成。主机首先需要向仲 阅读全文
posted @ 2019-10-21 17:18 刘羽冰 阅读(11215) 评论(1) 推荐(2) 编辑