摘要:
存储器 缓存一致性 MESI 协议:如何让多核CPU的高速缓存保持一致 [toc] 计算机组成原理目录: 在上一篇 "存储器 高速缓存(CPU Cache):为什么要使用高速缓存" 中,我们分析了高速缓存(CPU Cache) 的数据结构,及如何进行读写操作。在写操作时,可以通过使用写回策略替换直接 阅读全文
|
|||||||||
日 | 一 | 二 | 三 | 四 | 五 | 六 | |||
---|---|---|---|---|---|---|---|---|---|
23 | 24 | 25 | 26 | 27 | 28 | 1 | |||
2 | 3 | 4 | 5 | 6 | 7 | 8 | |||
9 | 10 | 11 | 12 | 13 | 14 | 15 | |||
16 | 17 | 18 | 19 | 20 | 21 | 22 | |||
23 | 24 | 25 | 26 | 27 | 28 | 29 | |||
30 | 31 | 1 | 2 | 3 | 4 | 5 |
还有一点就是高速缓存的访问速度比内存的速度快,但是贵,如果速度一样,和内存没区别,也是经济和性能的取舍
大神,为啥看不到4和5啊
有一个问题,取消节点的场景三应该是取消头节点的后继节点吧,cancelAcquire方法是获取锁异常才会进入,而head指向的线程不是已经获取了锁的线程吗,应该是不会有取消状态的
图挂了
名词都是虚的,关键点是我们知道如何做同步互斥就行了,不同的同步原语有哪些同步模型