会员
周边
众包
新闻
博问
闪存
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
一亩2分地
君子袒蛋蛋,小人藏鸡鸡
博客园
首页
新随笔
联系
管理
rtl逻辑比较资源的问题
asic(vhdl,verilog)设计里很多的逻辑比较,譬如<,<=,!=,等等, 根据我的经验 !=比逻辑等效的<,<=耗资源,逻辑等效的<,<=消耗资源相同。如a<6和a<=5消耗资源就相同,他们也是逻辑等效的。
verilog里的<<<运算比较耗资源,直接用case展开面积较小。
posted @
2009-08-04 22:18
beinghu2
阅读(
221
) 评论(
0
)
编辑
收藏
举报
会员力量,点亮园子希望
刷新页面
返回顶部
公告