2018年8月23日
VIVADO中IO管脚分配 IO PLANING
摘要： 1.从原理图导出管脚分配文件，这个适用于altera xilinx的管脚分配 2.对于DDR的管脚分配，我们可以在MIG IP配置时，直接在IP核配置中输入管脚分配； 在这个界面中，如果事先有准备好的XDC/UCF文件，可用read xdc/ucf导入DDR3的管脚分配文件；同时也可以save pi 阅读全文
posted @ 2018-08-23 15:12 巴渝男儿 阅读(18702) 评论(0) 推荐(0) 编辑
【转】vivado硬件调试——mark_debug 注意Verilog /vhdl中标记debug信号的两种不同的方法
摘要： vivado硬件调试——mark_debug 2014-12-07 16:14:47 分享： vivado硬件调试——mark_debug 2014-12-07 16:14:47 分享： 2014-12-07 16:14:47 分享： 2014-12-07 16:14:47 分享： 分享： 分享： 阅读全文
posted @ 2018-08-23 11:11 巴渝男儿 阅读(3937) 评论(0) 推荐(0) 编辑
【转】Vivado中debug用法 在线仿真调试步骤
摘要： Vivado中debug用法 由 技术编辑archive1 于 星期四, 07/16/2015 - 16:03 发表 Vivado和ISE相比ChipScope已经大幅改变，很多人都不习惯。在ISE中称为ChipScope而Vivado中就称为in system debug。下面就介绍Vivado中 阅读全文
posted @ 2018-08-23 11:10 巴渝男儿 阅读(11806) 评论(0) 推荐(0) 编辑