R2B fpga flow script
摘要：
很土的一个名字，RTL to Bit fpga脚本，做一个事情，输入RTL filelist，吐出一个bit本来要做的事情比较繁琐：整理rtl filelist和sdc，生成符合SYNPLIFY格式的.prj文件。（准备工作）在SYNPLIFY里面点击run，生成edf和synplicity.ucf，在synplicity.ucf里面添加管脚约束信息。（2-5小时）在ISE里面读入edf 和ucf，点击-“generate programming files”（2-5小时）在IMPACT把bit转成mcs文件。（2分钟）过程就是这么个3-4步骤，麻烦就在于不停的要人工参与进去，综合可能要5个小 阅读全文
posted @ 2012-05-14 16:15 此用户有没昵称 阅读(402) 评论(2) 推荐(0) 编辑