2020年2月6日
Verilog：Verilog中参数传递与参数定义
摘要： 1、符号常的定义 用parameter来定义一个标志符代表一个常量，称作符号常量，他可以提高程序的可读性和可维护性。 parameter是参数型数据的关键字，在每一个赋值语句的右边都必须是一个常数表达式。即该表达式只能包含数字或先前已经定义的参数。 parameter msb=7; //定义参数ms 阅读全文
posted @ 2020-02-06 22:41 小牛铺 阅读(4277) 评论(0) 推荐(0) 编辑