摘要: 之前调试一块FPGA板卡,上电后总是无法正常工作。现象:nSTATUS指示灯不停的闪烁,测试用的LED(FPGA的GPIO)无法点亮,即FPGA没有进入正常工作状态。调试过程:1、FPGA在上电后,会立刻将nSTATUS配置状态管脚置成低电平,并在上电复位(POR)完成之后释放它,将它置为高电平。作为配置状态输出管脚,在配置过程中如果有任何一个错误发生了,则nSTATUS脚会被置低。nSTATUS不停的闪烁(低电平点亮),说明FPGA没有配置成功。2、为进一步确定原因,测量FPGA的CONF_DONE引脚。上电后,发现CONF_DONE引脚始终为低。正常情况下,在配置过程中该引脚会被置为低电平 阅读全文
posted @ 2012-10-31 22:38 asus119 阅读(9452) 评论(2) 推荐(2) 编辑
摘要: 文章来自: 经营界 www.bblook.com 原文:http://www.bblook.com/business/manage/mjld/201209/19961.html[导读]任正非认为,创新一定是为了创造价值,要有更多的宽容失败。“在调整过渡时期,我们呼唤更多有战略眼光的人走上管理岗位。看问题要长远,我们今天就是来赌博,赌博就是战略眼光。” 9月11日消息,日前,有关华为创始人兼总裁任正非在华为“2012诺亚方舟实验室”专家座谈会上的讲话片段,在微博上被疯狂转播。据悉,“2012诺亚方舟实验室”是华为的基础创新研究部门,据称是任正非在观看好莱坞大片《2012》之后表示,以后信息爆炸会 阅读全文
posted @ 2012-09-19 22:40 asus119 阅读(1115) 评论(0) 推荐(0) 编辑
摘要: 如今,在FPGA系统的设计中,系统的复杂度越来越高,对内存的要求也是越来越高。通常,综合体积、容量等考虑,DDR2已成为FPGA系统的首选。这里,就针对Cyclone IV系列FPGA的DDR2设计作一小结,对于其它系列的FPGA和DDR设计类似。根据Cyclone IV的手册,在进行DDR2设计时,FPGA的管脚分配是要有所考虑的,而不能随意分配。首先,对DDR2的信号引脚做一下说明。这里以MT47H128M8(16Meg×8bit×8banks)为例说明。它的信号线(共34根)包括:时钟及控制线:CLK+/-,CKE,RASn,CASn,CSn,WEn;数据控制线:BA 阅读全文
posted @ 2012-09-05 22:34 asus119 阅读(4218) 评论(0) 推荐(0) 编辑
摘要: 在某FPGA系统中,对电源系统进行调试,在同样的测试条件下,发现其中有一块板相对其它的板功耗总偏大,进而对其进行调试分析。在该系统中,输入电压为DC12V,输出电压有:5V、3.3V、2.5V和1.2V,综合考虑电源纹波和转换效率,在该系统中采用了DC-DC和LDO,基本框图如下所示:该DC-DC为双路输出(5V和3.3V)。这里,功率电感的大小选择为10uH。以下是对各输出电压所进行的纹波测试,波形如下:图1 5V电压纹波图2 3.3V电压纹波图3 2.5V电压纹波图4 1.2V电压纹波由以上可以看出,各电压的纹波相当大,再次测试5V一侧的斩波波形,如下图。图5 5V一侧斩波波形从图中可以看 阅读全文
posted @ 2012-08-27 22:33 asus119 阅读(11954) 评论(0) 推荐(0) 编辑
摘要: 使用过Cadence也有一段时间了,现在对其原理图工具的使用做一小结。1、多张Page页面时,信号的连接对于较复杂的设计,一般都会将整个设计细分成各个模块来设计,以便于阅读和管理,这时就会用到多张Page页面。在Capture CIS中,用于信号连接的有三种:网络标号、Hierarchical Port、Off-Page Connector。它们的应用场合各不相同,网络标号通常用于当前Page中的信号连接;Hierarchical Port用于层次设计时各层信号的连接;而Off-Page Connector则是用于平坦式设计时的不同Page间信号的连接。它们虽然可以通用,但是不注意的话就容易出 阅读全文
posted @ 2012-07-24 21:40 asus119 阅读(15728) 评论(0) 推荐(1) 编辑
摘要: 当今,对于电子工程师来说,接触的大大小小的项目越来越多,团队越来越大,项目的分工也越来越细越明确,对于这样的情形,工程师们应该如何有效的提升自己的系统设计能力呢?尤其是对于那些不太安分的工程师来说。这里就闲谈一下个人的感悟,如何更有效的提升自己的系统观念。打一个不恰当的比喻:在进行项目实现时,我们每一个工程师就犹如一个砖瓦工在进行砌墙。整个项目就像是在实现一间屋子(或者更大的:一栋大楼,一个小区。。。),有的人负责砌正面墙,有的人负责天花板,有的人负责地面,还有的人负责左右两边的墙面,等等。假如是在砌正面墙,那么我们在考虑如何砌好这面墙的同时(这个是本职工作,必须做好),还应该附带的多考虑它与 阅读全文
posted @ 2012-06-27 10:17 asus119 阅读(404) 评论(0) 推荐(0) 编辑
摘要: 在进行高速电路设计时,经常会遇到差分对的走线设计,这主要源于差分走线的如下优势:1、抗干扰能力强,接收端只关心两信号差值,外界的共模噪声可完全抵消(对内干扰)。2、有效抑制EMI,由于两信号线极性相反,通过耦合,对外界的辐射干扰可相互抵消(对外干扰)。3、时序定位准确,等等。当然,很多人对差分走线也存在不少误区,常见的如下:1、认为差分信号不需要地平面作为回流路径,或者认为差分走线彼此为对方提供回流路径。2、认为保持等距比匹配线长更重要。3、认为差分走线一定要靠得很近。下面就谈一下个人在这方面的学习心得。1、信号回流如上图所示,A、B是一个高速信号的差分对,A对应的回流为C,B对应的回流为D。 阅读全文
posted @ 2012-05-31 21:30 asus119 阅读(3123) 评论(0) 推荐(0) 编辑
摘要: CCD最早是由BELL实验室发明的,到今年已经有33年的历史了。虽说半导体工艺取得了长足的进步,但是CCD还仅仅由少数几家厂商可以生产,它们分别是Sony;Philps;Kodak;Matsushita;Fuji和Sharp,日本厂商占了绝大多数。其中除了Fuji的Super CCD采用了菱形(蜂巢状)的排列方式(这里指的是每个感光二极管的排列方式),其它的CCD都采用了矩形的排列方式。虽然排列方式不一样,但是它们的工作原理都是基于以下四种基本的CCD类型Linear, Interline, Full-Frame, and Frame-Transfer。Linear CCD称之为线型CCD,. 阅读全文
posted @ 2012-05-31 15:57 asus119 阅读(4736) 评论(0) 推荐(0) 编辑
摘要: NoC 现在尚处于早期研究阶段,但是从计算机发展的历史可以看到NoC 必将是SoC 之后的下一代主流技术,现在大力开展NoC 的基础理论研究将是十分必要的,本文将介绍NoC 的出现背景、基本架构及现在的研究状况等等,让您将对NoC 有着更为详尽的了解。NoC出现背景SoC 通常指在单一芯片上实现的数字计算机系统,总线结构是该系统的主要特征,由于其可以提供高性能的互连而被广泛运用。然而随着半导体工艺技术的持续发展,出现了一些与总线相关的问题:总线地址空间有限,由于使用单一时钟整个芯片均同步的限制。因而在20 世纪末几个研究小组提出了一种全新的集成电路体系结构NoC(Network on Chip 阅读全文
posted @ 2012-05-28 11:21 asus119 阅读(6663) 评论(0) 推荐(0) 编辑
摘要: 来源:http://www.jhi.com.cn/knowledge/?type=detail&id=5北京嘉恒中自图像技术有限公司(1)按外形功能分类 可分为球面镜头、非球面镜头、针孔镜头、鱼眼镜头等。(2) 按尺寸大小分类 可分为1英寸、1/2英寸、1/3英寸、1/4英寸等。 摄像头镜头规格应视摄像头的CCD尺寸而定,两者应相对应,即摄像头的CCD靶面大小为1/2英寸时,镜头应选1/2英寸。摄像头的CCD靶面大小为1/3英寸时,镜头应选1/3英寸。摄像头的CCD靶面大小为1/4英寸时,镜头应选1/4英寸。如果镜头尺寸与摄像头CCD靶面尺寸不一致时,观察角度将不符合设计要求,或者发生 阅读全文
posted @ 2012-05-23 17:03 asus119 阅读(1259) 评论(0) 推荐(0) 编辑