摘要：
如今，在FPGA系统的设计中，系统的复杂度越来越高，对内存的要求也是越来越高。通常，综合体积、容量等考虑，DDR2已成为FPGA系统的首选。这里，就针对Cyclone IV系列FPGA的DDR2设计作一小结，对于其它系列的FPGA和DDR设计类似。根据Cyclone IV的手册，在进行DDR2设计时，FPGA的管脚分配是要有所考虑的，而不能随意分配。首先，对DDR2的信号引脚做一下说明。这里以MT47H128M8（16Meg×8bit×8banks）为例说明。它的信号线（共34根）包括：时钟及控制线：CLK+/-，CKE，RASn，CASn，CSn，WEn；数据控制线：BA 阅读全文
