摘要：
代码 实现四位LED灯的变化显示，由于dig全部设为0则4位显示数据一样。dig段选，seg位选；count计数，24位变化，则赋值25,26,27,28位给inseg；总结，inseg实行真正的计数功能，并将计数值与seg位选led显示相连接； 阅读全文
2017年9月14日
2017年9月12日
摘要：
EAGLE 一.电路板设计 1.层数确定 根据特殊要求的信号线，如差分线，敏感信号线来确定信号层层数，根据电源种类，隔离和抗干扰的要求确定内电层（内部电源和地层）。 2.各层电路的放置顺序 一是特殊信号层分布，二是电源层和地层分布。 信号层与内电层相邻；内部电源层与地层紧密耦合相邻；电路的高速信号传 阅读全文
2017年9月5日
2017年9月1日
摘要：
Code 1: Led be lighted by delay time. 阅读全文
2017年8月29日
摘要：
模块调用 今天使用Markdown编辑器进行编写，方便之处在于： 调用网址方便 可以纯文字制作表格 "Markdown使用手册" 参考资料 "模块调用手册" 调用步骤 1.先写主程序，并在file里右键点击主程序选择top： 2.New新建Verilog HDL文档，写次程序： 3.编译便可。 逻辑 阅读全文
2017年8月28日
摘要：
今天的任务： 1.基于Cyclone IV的EP4CE6E22C8N芯片的编码器；试验成功； 1 module encoder(I,O,enable); 2 input [3:0] I; 3 input enable; 4 output [1:0] O; 5 reg [1:0] O; 6 7 alw 阅读全文
2017年8月27日
摘要：
任务安排：基于Cyclone IV的基本代码编写及硬件实现； 1：Verilog hdl的运算符 2.简单程序编写；（输入利用接口key，ckey，输出利用led可以直接观测到输出结果） 2.1与门 2.2与非门 2.3二选一 2.4解码器 阅读全文
2017年8月25日
摘要：
今天做了三项工作，实现了FPGA开发板里面key和led逻辑关系，key1-led1，key2-led2，key3-led3，key4-led4，default定为led灯全亮，代码已经写好，三项分别是： 1.实现Quartus与Modelism的关联，并看到了输入输出关系： I.Quartus编译完成； II.Processing---start---sta... 阅读全文
