FPGA之阻塞与非阻塞

阻塞赋值和非阻塞赋值
Mealy型：下一个状态不仅和输入值有关，还和当前状态有关；
Moore型：下个状态只与输入值有关；

1. 特征描述：非阻塞赋值在时钟是跳边沿但输入不是跳边沿的地方，输出随输入变化；在时钟跳边沿，但是输入也是跳边沿的地方，输出随输入的上个状态变化；
2. 原因：根据移位寄存器的特征，可知：clk的上升沿，输出是输入上个状态的值；
   
   
   

根据这段，可以看到Q的输出是有一定时间延迟的，他就是在上升沿后的tCQ，而在这段时间内，Q的输出还保持上个状态，满足建立和保持所需时间。因此在上升沿本触发器的上个触发器要是输出有跳边沿，那么输出随上触发器的上状态，而在输入是单纯的电平，那么输出随当前的状态。Q=D;