DDR信号、结构

 

DDR 信号

BA0: address bus bank 0

BA1: address bus bank 1

BG: bank group

multi channel: 一个channel对应一个DDR controller，不同的channel之间工作是相互独立的。

 

rank：在一个channel下，可以有多个rank，不同的rank有其独立的CS/CKE，但是一个channel下的不同rank的数据线bus（DQ/DQS等）是公用的。不同时间段通过使能一个rank的CS/CKE，同时disable其它的rank的CS/CKE，这样可以扩展一个channel下的存储容量。

深入浅出DDR系列(一)--DDR原理篇

https://blog.csdn.net/u012489236/article/details/107730731