DDR信号、结构
DDR 信号
BA0: address bus bank 0
BA1: address bus bank 1
BG: bank group
multi channel: 一个channel对应一个DDR controller,不同的channel之间工作是相互独立的。
rank:在一个channel下,可以有多个rank,不同的rank有其独立的CS/CKE,但是一个channel下的不同rank的数据线bus(DQ/DQS等)是公用的。不同时间段通过使能一个rank的CS/CKE,同时disable其它的rank的CS/CKE,这样可以扩展一个channel下的存储容量。
深入浅出DDR系列(一)--DDR原理篇
https://blog.csdn.net/u012489236/article/details/107730731
【推荐】编程新体验,更懂你的AI,立即体验豆包MarsCode编程助手
【推荐】凌霞软件回馈社区,博客园 & 1Panel & Halo 联合会员上线
【推荐】抖音旗下AI助手豆包,你的智能百科全书,全免费不限次数
【推荐】博客园社区专享云产品让利特惠,阿里云新客6.5折上折
【推荐】轻量又高性能的 SSH 工具 IShell:AI 加持,快人一步
· 浏览器原生「磁吸」效果!Anchor Positioning 锚点定位神器解析
· 没有源码,如何修改代码逻辑?
· 一个奇形怪状的面试题:Bean中的CHM要不要加volatile?
· [.NET]调用本地 Deepseek 模型
· 一个费力不讨好的项目,让我损失了近一半的绩效!
· 在鹅厂做java开发是什么体验
· 百万级群聊的设计实践
· WPF到Web的无缝过渡:英雄联盟客户端的OpenSilver迁移实战
· 永远不要相信用户的输入:从 SQL 注入攻防看输入验证的重要性
· 浏览器原生「磁吸」效果!Anchor Positioning 锚点定位神器解析