摘要：
1、实现的功能: 根据test.xlsx中输入的的信息如下图1，首先先生成图2中test.v的代码，然后正则匹配test.v中的代码，并将其例化后写入到top.v中如图3。 图1 test.xlsx 图2 test.v 图3 top.v 2、工程链接代码：https://files.cnblogs. 阅读全文
摘要：
flag:起修饰的作用 . :匹配除换行符/n以外的字符 re.S : Dotall 让.匹配换行 re.I : Ignorecase 忽略大小写 re.M:让$可以匹配到换行 \w:字母数字和_ 汉字， \s:代表空白字符 空格 \n换行符 \t制表符 \S:代表非空白字符 \d 数据 \D非数据 阅读全文
摘要：
1、https://blog.csdn.net/qq_41617034/article/details/89742017 正则表达式的作用：用来查找、替换字符串 方法：match search 共同点：1、对字符串只查询匹配第一次出现的 2、返回类型都是re.Match类型的对象 区别：match是 阅读全文
摘要：
去除重复行 sort file |uniq 查找非重复行 sort file |uniq -u 查找重复行 sort file |uniq -d 统计 sort file | uniq -c 去除重复的行，并生成新的文件 sort file |uniq > new_file2、删除含有某个字符串的行 阅读全文
摘要：
1、任何周期函数都可用正弦级数表示；任何非周期函数均可看作周期无限大的周期函数，因此，任何函数都可用正弦函数表示。 任何正弦函数均可分解为同频率的，相位为0的，不同幅值的正弦和余弦和表示，如下公式： Asin(wt+φ )=Asin(wt)cos(φ )+Acos(wt)sin(φ ) =A'sin 阅读全文
摘要：
最近整理了一下时序约束的内容，顺便发出来分享记录一下。 任何硬件想要工作正常，均需满足建立和保持时间，至于这个概念不再陈述。 下面将重点介绍两个概念：建立余量和保持余量。FPGA内部进行时序分析无非就是计算这两个余量，为正，则时序满足要求，否则不满足。 FPGA在与外部器件打交道时，端口如果为输入则 阅读全文
摘要：
主要解决window环境下，vim高亮systemverilog的方法。 第一步：准备材料下载地址：https://files.cnblogs.com/files/aslmer/verilog_systemverilog.tar.gz 解压后有三个文件夹，如图所示 第二步：将这三个文件夹里的veri 阅读全文
摘要：
把下列代码保存为.tcl或者.txt文本保存在某个路径下 打开vivado,在tcl concle中输入 “source 文件路径”，将脚本加载至工具中后， 例如读寄存器地址32'h12345678的命令为："ReadReg 0x12345678"，此时便会返回寄存器的值，而不用每次都输入繁琐的一串 阅读全文
摘要：
1、立体匹配算法主要可分为两大类：基于局部约束和基于全局约束的立体匹配算法． （一）基于全局约束的立体匹配算法：在本质上属于优化算法，它是将立体匹配问题转化为寻找全局能量函数的最优化问题，其代表算法主要有图割算法、置信度传播算法和协同优化算法等．全局算法能够获得较低的总误匹配率，但算法复杂度较高,很 阅读全文
摘要：
本文首先对异步 FIFO 设计的重点难点进行分析 最后给出详细代码 一、FIFO简单讲解 FIFO的本质是RAM， 先进先出 重要参数：fifo深度（简单来说就是需要存多少个数据） fifo位宽（每个数据的位宽） FIFO有同步和异步两种，同步即读写时钟相同，异步即读写时钟不相同 同步FIFO用的少 阅读全文