我的随笔

Clock Tree Sink Pins and Synchronous Pins

Hello Verilog 2011-09-17 15:29 阅读:752 评论:0 推荐:0

clock uncertainty

Hello Verilog 2011-09-02 08:48 阅读:1638 评论:0 推荐:0

positive_unate的含义

Hello Verilog 2011-08-06 16:40 阅读:1778 评论:0 推荐:0

20世纪最狂妄的校园演讲

Hello Verilog 2011-08-06 13:34 阅读:517 评论:0 推荐:1

16个经典面试问题回答思路

Hello Verilog 2011-08-06 12:50 阅读:1195 评论:0 推荐:0

“2.06”侵犯商业秘密案

Hello Verilog 2011-07-26 18:02 阅读:445 评论:0 推荐:0

浅淡逻辑设计的学习

Hello Verilog 2011-06-30 17:26 阅读:839 评论:1 推荐:2

set_ideal_network和set_dont_touch_network

Hello Verilog 2011-06-30 14:10 阅读:4069 评论:0 推荐:0

梦幻之旅--深入大规模芯片设计全过程

Hello Verilog 2011-06-29 08:28 阅读:688 评论:0 推荐:2

VI和gedit的区别

Hello Verilog 2011-05-30 23:13 阅读:1637 评论:0 推荐:0