随笔分类 -  Synthesis&Timing

摘要：clock uncertaintyhttp://shunlang.blogbus.com/logs/71012206.html发现以前的理解有些错误，更正一下Pre CTS：Clock Uncertainty = Clock skew + Clock jitter + MarginPost CTS：Clock Uncertainty = Clock jitter + Margin Jitter is a quantitative measure for the clock uncertainty ，it's a really clock ,output of pll.oscClock 阅读全文

摘要：http://blog.sina.com.cn/s/blog_3cf5c5ca0100qdiy.htmlcell ( OR2_4x ) { area : 8.000 ;pin ( Y ) { direction : 2; timing ( ) { related_pin : "A" ; timing_sense : positive_unate ; rise_propagation (drive_3_table_1) { values ("0.2616, 0.2711, 0.2831,..) } rise_transition (drive_3_table_2) 阅读全文

摘要：http://hi.baidu.com/%EC%F8%CA%A61988/blog/item/e0f00a826078d7b40df4d2ce.htmlset_ideal_network用来对port，pin，net来设置ideal_network属性，所谓的ideal_network属性就是0电阻0电容+所有的cell和net都dont_touch。因此就会0转换时间，0延时，综合优化的时候不会对路径的cell和net进行优化。 注意：1.对net进行设置的时候，必须要带上no_propagate的属性，否则是加不上去的。对port和pin可以加上带也可以不带no_propagate。2.当 阅读全文

摘要：http://hi.baidu.com/hieda/blog/item/7e6ec631ba4e6aac5edf0e1b.html第一节，综合举例什么是综合呢？synthesis，台湾翻译为－合成，其作用就是将硬件描述语言的RTL级代码转变为门级网表。当然，现在综合技术已经很成熟了，还有推出的行为（behavioral）综合和物理（physical）综合。我们这里讨论的是逻辑（logic）综合。 综合技术是提高设计产能的一个很重要的技术，没有综合技术的发展，我们就不可能用HDL实现电路的设计，因为HDL开始是用来供电路仿真建模使用的，到了后来才把其中一部分子集作为可综合的语言，也就是我们使用的 阅读全文

摘要：http://hi.baidu.com/hieda/blog/item/4a00ab1313bab5055aaf53f9.html8. 假设前级Flip-Flop的讯号由1变0，计算第2条Path终点的AT。 图二十九9. 计算第2条Path终点的RT 图三十10. 假设前级Flip-Flop的讯号由0变1，计算第2条Path终点的Slack。Slack为负，因此Timing不满足。 图三十一11. 假设前级Flip-Flop的讯号由1变0，计算第2条Path终点的Slack。Slack为负，因此Timing不满足。综合10和11，第2条Path的Timing不满足，其Slack为-3。 图三 阅读全文

摘要：http://hi.baidu.com/hieda/blog/item/8a69354a8ced712409f7eff9.html除了Clock之外，对于电路其他输出输入端点及其周边的环境（Boundary Condition）也要加以描述。在说明Boundary Condition之前，我们得对路径（Path）有更进一步的了解。上文曾提及STA会将电路中所有的Path找出来加以分析，但Path的定义是什么 呢？Path根据起点及终点可以分为4种：由Flip-Flop Clock输入到Flip-Flop资料输入（图十七左上）。 由主要输入（Primary Input，简称PI）到Flip-Fl 阅读全文

摘要：http://hi.baidu.com/hieda/blog/item/334c4ffab3844c8e9e5146f8.html前言 在制程进入深次微米世代之后，晶片（IC）设计的高复杂度及系统单晶片（SOC）设计方式兴起。此一趋势使得如何确保IC品质成为今日所有设计从业人员不 得不面临之重大课题。静态时序分析（Static Timing Analysis简称STA）经由完整的分析方式判断IC是否能够在使用者的时序环境下正常工作，对确保IC品质之课题，提供一个不错的解决方案。然而， 对于许多IC设计者而言，STA是个既熟悉却又陌生的名词。本文将力求以简单叙述及图例说明的方式，对STA的基础概 阅读全文