会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
Hello Verilog
对于ASIC设计者来说,最宝贵的不是掌握知识,不是经验,而是永远有好奇心,永远有求知欲!
博客园
首页
新随笔
联系
订阅
管理
一些IC前端设计工具
http://hi.baidu.com/hieda/blog/item/e86f38a7fb0bb896d14358e3.html
一些IC前端设计工具
(1)代码输入:
语言输入: Summit VisualHDL Summit
Renior Mentor
图形输入: composer Candence
Viewlogic Viewdraw
(2)电路仿真:数字电路仿真
Verilog:
VCS Synopsys
Verilog—XL Candence
modle-sim Mentor
Vhdl:
VSS Synopsys
NC—vhdl Candence
modle-sim Mentor
模拟电路仿真
Hsipce Synopsys
Spectre Simulator ,Pspice Cadence
SmartSpice Silvaco
(3)逻辑综合:
DC Expert Synopsys
BuilderGates Cadence
Blaster RTL Magama
Synplify PRO Synplify
posted @
2011-05-22 11:13
Hello Verilog
阅读(
590
) 评论(
0
)
编辑
收藏
举报
刷新页面
返回顶部
公告