会员
周边
众包
新闻
博问
闪存
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
Hello Verilog
对于ASIC设计者来说,最宝贵的不是掌握知识,不是经验,而是永远有好奇心,永远有求知欲!
博客园
首页
新随笔
联系
订阅
管理
Verilog源码网站(不断更新中)
http://www.opencores.org/cvsweb.shtml/
http://www.asics.ws/
http://www.oanda.com/convert/classic?user=freeipcore&lang=en
http://www.ssipex.com/cn/exchange/freeresources.htm
http://www.altera.com.cn/support/examples/exm-index.html
http://www.alse-fr.com/English/ips.html
http://www.soccentral.com/
http://www.eda.org/
www.xilinx-china.com
www.aldec.com
http://sip.csip.org.cn/csip/ipcatalog.do
posted @
2011-05-22 08:57
Hello Verilog
阅读(
1198
) 评论(
0
)
编辑
收藏
举报
会员力量,点亮园子希望
刷新页面
返回顶部
公告