2014年9月1日

verilog 双向IO实现

摘要: 网上搜索了一番,示例挺多,但发现都写的是 input in; output out;然后 assign io= (oe)?out:1'bz;就有点想不明白了,当IO方向为输出时,应该输出out的值,那么针对这个IO模块,out应该是input才对。而in应该是ouput的。尝试写了段代码module... 阅读全文

posted @ 2014-09-01 00:27 aozima 阅读(3242) 评论(0) 推荐(0) 编辑

导航