INTEL 430HX PCISET

https://theretroweb.com/chipset/documentation/29055102-intel-430hx-pciset-61f865e808367323253227.pdf

Pentium的主板(Intel 430HX PCISET主板)

PCISET	表示支持pci总线的芯片
TXC	Transmission ControL

参看:
https://www.sciencedirect.com/sdfe/pdf/download/eid/3-s2.0-B9780340740767500055/first-page-pdf
https://theretroweb.com/chipset/documentation/29055102-intel-430hx-pciset-61f865e808367323253227.pdf
这里分析一个基于Pentium的主板。一个示例是Intel 430HX pciset的主板，
Intel 430HX（代号Triton II ）是Intel的芯片组，支持Socket 7处理器，包括Pentium和 Pentium MMX。它也被称为i430HX，于 1996 年 2 月发布。官方零件号为 82430HX。
它支持大多数奔腾处理器，
intel 430HX PCISET主板有3 V信号输出和5 V TTL输入。PCI总线连接为5V，Pentium总线连接为3V。
Intel 430HX PCI PCIset 由82439HX System Controller (TXC) 和 82371SB PCI I/O IDE Xcelerator (PIIX3)组成。
TXC是一个单芯片主机到PCI的桥接器，提供二级缓存控制以及DRAM控制功能。二级（L2）高速缓存控制器支持写回高速缓存策略256 KB和512 KB的高速缓存大小。还支持无缓存设计。高速缓存是用同步流水线突发SRAM实现。外部标记RAM用于地址标记用于高速缓存行状态位的内部标记RAM。TXC向主存储器提供64/72位数据路径以及高达512兆字节的存储器大小。DRAM控制器提供八行和可选的DRAM错误检测/校正或奇偶校验。TXC优化的PCI接口允许CPU维持最高在所有频率下到图形帧缓冲器的可能带宽。使用提前探测功能，TXC允许PCI主机实现完整的PCI带宽。为了提高系统性能，TXC包含读取预取和投递写缓冲区。

intel 430HX PCISET具有以下组件：

1	PIIX3	PCIset components: 82371SB PCI ISA Xcelerator (PIIX3).
2	TXC(传输控制)	PCIset components: 82438 System Controller (TXC)
INTEL 430HX PCISET 82439HX SYSTEM CONTROLLER (TXC): https://theretroweb.com/chipset/documentation/29055102-intel-430hx-pciset-61f865e808367323253227.pdf
3	Universal serial bus (USB).
4	82091AA (AIP) for serial and parallel ports, and floppy disk controller.	https://www.alldatasheet.com/datasheet-pdf/pdf/66086/INTEL/82091AA.html
5	DRAM main memory(DRAM主存储器)	DRAM接口是64/72位数据路径，支持标准页面模式和扩展数据输出（EDO）存储器。DRAM接口支持4兆字节到512兆字节的8条RAS线路，还支持1M、2M和4M深度SIMM的对称和非对称寻址，以及16兆字节深SIMM
6	L2 cache SRAM(L2高速缓存SRAM)	TXC支持回写高速缓存策略，提供所有必要的窥探功能和查询周期。这个二级缓存是直接映射的，支持256 KB或512 KB的SRAM配置，使用流水线突发SRAM。对于读/写周期，突发256K字节配置性能为3-1-1-1；流水线背靠背读取可以保持3-1-1-1-1-1-1-1的传输速率。可选模式扩展了DRAM L2的可缓存性范围为512兆字节。
7	1 Mbit flash RAM.
8	Interface slots (典型 4个 PCI and 3个 ISA).
	Data Path and Buffers	TXC数据路径针对CPU的最小延迟和最大吞吐量操作进行了优化以及PCI masters。TXC包含两组物理缓冲区，用于优化数据流。6-Dword 缓冲区提供了 CPU-to-PCI 的写入，这有助于最大限度地提高图形写入到PCI的带宽。一个8 Qword 提供了深度合并内存缓冲区，用于CPU-to-main memory的写入、回写周期（发布于3111）、PCI-to-main memory的写入发布以及PCI-from-main memory的读取预取。
	PCI 2.1标准支持	PCI接口符合2.1标准，除PIIX3 bus master外，最多支持4个PCI bus master请求。PCI-to-DRAM接口可以达到112 Mbyte/秒的读取传输速率和121Mbyte/秒钟的写入传输速率。
	SIGNAL	信号按功能组排列根据它们的相关接口。具体接口有: Host Interface DRAM Interface Secondary Cache Interface PCI Interface Clock, Reset, and Test 所有3V输出信号都可以驱动5V TTL输入
	寄存器

1. 82438/9 System Controller (TXC) :

主板系统块图

下图是TXC数据流程图
处理器周期被直接发送到二级缓存，并提供对二级缓存的控制通过TXC。将所有其他处理器周期发送到其目的地（DRAM、PCI或内部TXC配置空间）。PCI主周期通过TXC发送到主存储器。TXC执行窥探或者使用主机总线查询周期。

82438/9 System Controller (TXC) : TXC系统框图(数据流程图)

奔腾ll/lll处理器与奔腾II/III处理器的主要连接。

它有：9个64位数据总线（D0-D63），连接到TXC（HD0-HD63）。
32位地址总线（A0-A31），其连接到TXC（HA0-HA31）。
8字节地址线（BE0#-BE7#），允许处理器一次访问1到8个字节（64位），连接到TXC（HBE0#-HBE7#）。
读取/写入线（W/R#），其连接到TXC（HW/R#）。
连接到TXC（HM/IO#）的存储器/IO（M/IO#）。9连接到TXC（HD/C#）的数据/控制（D/C#）。

2. 82371SB PCI ISA Xcelerator (PIIX3) / 82371FB(PIIX)
PIIX3 是一款 208 针 QFP（方形扁平封装）IC(集成电路)，它将 ISA 总线接口的大部分功能集成到单个设备上。

PCIset(PCI总线集)的主要连接（即TXC和PIIX3设备，他们是核心）。TCX允许host到PCI桥接，而PIIX3设备支持：

PCI标准2.1的实现
PCI and ISA Master/Slave Interface	25–33 MHz的PCI 7.5–8.33 MHz的ISA 5个 ISA插槽 ISA的典型应用包括10Mbps以太网适配卡、串行/并行端口卡、声卡等
Fast IDE interface	支持PIO和总线master IDE  Supports up to Mode 4 Timings  Transfer Rates to 22 MB/Sec  8 x 32-Bit Buffer for Bus Master IDE PCI Burst Transfers  Separate Master/Slave IDE Mode Support (PIIX3) 快速IDE支持最多四个磁盘驱动器（两个主盘和两个从盘）。它支持模式四时序，传输速率高达22MB/s
APIC interface
USB host/hub controller
Power management	Intel SMM支持可编程系统管理中断（SMI）-硬件事件，软件事件，EXTSMI# 可编程CPU时钟控制（STPCLK#）快速开/关模式允许系统在低功耗状态下运行而无需关闭电源。这可以由软件、硬件或外部事件触发
PnP Port	用于Motherboard Devices的
支持IOAPIC	I/O Advanced Programmable Interrupt Controller
用于PCI设备即插即用的可控PCI中断	2个 82C59 Interrupt Controller功能 1.14个中断支持 2.边缘/电平敏感型独立可编程中断线IRQ1、IRQ3–IRQ15 可用（IRQ0 用于系统时间，IRQ2 用于级联中断线通过一根可控中断线和一个可编程芯片支持即插即用（pnp）主板中断 MIRQ0 可以引导至 11 个中断（IRQ3–IRQ7、IRQ9–IRQ 12、IRQ14 和 IRQ15）中的任何一个。
82C54 Timer	集成 82C54 timer用于系统定时器、刷新请求和扬声器输出音调
DMA	带有两个8237控制器的增强型 7通道独立可编程通道DMA,这由handshaking DRQ0–DRQ7和DRQ0#–DRQ7#支持。 Fast Type F DMA 兼容的DMA传输
X-Bus外围设备支持	芯片选择解码控制低 X-bus 数据字节收发器
通用串行总线（USB）主机控制器（PIIX3）	与通用host Controller接口（UHCI）兼容,包含带2个USB端口的Root Hub
Non-Maskable Interrupts (NMI)	不可屏蔽中断
208-Pin QFP
支持PS/2型鼠标和串口鼠标	IRQ12/M 可以为 PS/2 型鼠标启用或为串行端口鼠标禁用
地址线 (AD0–AD22)连接到TXC IC和IRQ 1、IRQ2–IRQ 12、IRQ14和IRQ15处的可用中断线	（IRQ0由系统定时器生成，IRQ2 是级联中断线）。PS/2 型鼠标使用 IRQ12/M线。

PIIX/PIX3简化框图

表概述了与 PIIX3 集成芯片的主要连接。

Address lines		IRQ Lines		ISA Lines		ISA Lines
Signal	Pin	Signal	Pin	Signal	Pin	Signal	Pin
AD0	206	IRQ1	4	BALE	64	SA8/DD0 55
AD1	205	IRQ3	58	AEN	20	SA9/DD1 50
AD2	204	IRQ4	56	LA17	86	SA10/DD2	49
AD3	203	IRQ5	34	LA18	84	SA11/DD3	48
AD4	202	IRQ6	33	LA19	82	SA12/DD4	47
AD5	201	IRQ7	32	LA20	80	SA13/DD5	46
AD6	200	–IRQ8	5	LA21	76	SA14/DD6	45
AD7	199	IRQ9	10	LA22	74	SA15/DD7	44
AD8	197	IRQ10	73	LA23	72	SA16/DD8	43
AD9	194	IRQ11	75	SA0	69	SA17/DD9	41
AD10	193	IRQ12/M	77	SA1	68	SA18/DD10	40
AD11	192	IRQ14	83	SA2	67	SA19/DD11	39
AD12	191	IRQ15	81	SA3	66	SA20/DD12	38
AD13	190			SA4	63	SA21/DD13	37
AD14	189			SA5	61	SA22/DD14	36
AD15	188			SA6	59	SA23/DD15	35
AD16	177			SA7	57	-OWS	15
AD17	176			DRQ0	87	-SMEMW	22
AD18	175			DRQ1	30	-SMEMR	19
AD19	174			DRQ2	12	-IOW	24
AD20	173			DRQ3	25	-IOR	23
AD21	172			DRQ5	91	-REFRESH	31
AD22	171			DRQ6	95	T/C	62
AD23	168			DRQ7	99	OSC
AD24	166			-DACK0	85	-MEMCS16	70
AD25	165			-DACK1	29	-IOCS16 71
AD26	164			-DACK2	60	-MASTER
AD27	163			-DACK3	21	IOCHK	6
AD28	162			-DACK5	89	IOCHRDY 18
AD29	161			-DACK6	93	-SBHE (DD12)
AD30	160			-DACK7	97	-MEMR	88
AD31	159			RSTISA		-MEMW	90
USB
Signal	Pin
USBP1-	143
USBP1 +	142
USBP0-	145
USBP0–	144

4. PIIX3信号
PIIX3信号是比较复杂的一块，这里 pci interface举例
其他具体参看datasheet里面内容：
https://theretroweb.com/chipset/documentation/29055102-intel-430hx-pciset-61f865e808367323253227.pdf

5. 寄存器的描述

82371FB PIIX内部寄存器被组织成五组PCI配置寄存器（功能0），PCI配置寄存器（功能1）、ISA兼容寄存器、PCI总线主IDE寄存器，以及系统电源管理寄存器。
PIIX3内部寄存器包含与PIIX相同的寄存器集，以及用于通用串行总线（USB）功能PCI配置寄存器（功能2）和USB I/O寄存器。

一些PIIX/PIX3寄存器包含保留位。软件必须正确处理以下字段保留。在读取时，软件必须使用适当的掩码来提取定义的位，而不是依赖于保留位比特是任何特定的值。在写入时，软件必须确保保留位位置的值保存。也就是说，必须首先读取保留位位置的值，并将其与其他位位置，然后回写。

除了寄存器中的保留位外，PIIX/PIX3还包含PCI中的地址位置标记为“保留”的配置空间。PIIX/PIX3响应对这些地址的访问位置。软件不应写入保留的PIIX/PIX3配置设备特定区域中的位置（以上地址偏移3Fh）。

在硬复位期间，PIIX/PIX3将其内部寄存器设置为预定的默认状态。默认值在各个寄存器描述中指示
以下符号用于描述寄存器访问属性：

RO	只读。如果寄存器是只读的，那么写入就没有任何作用。
WO	仅WO写入。如果寄存器是只写的，那么读取就没有任何作用。
R/W	读/写。具有此属性的寄存器可以被读取和写入。请注意读/写寄存器可以是只读的。
R/WC	读/写清除。具有此属性的寄存器位可以被读取和写入。然而，写一个1清除（设置为0）相应的位，并且0的写入没有效果。

寄存器访问( Register Access)
这块是比较复杂，如果全部把pdf内容拿出来也不太现实，请自行查看pdf文件.
https://theretroweb.com/chip/documentation/27296302-62f8fdec8126b098362128.pdf

pdf 第二章分5大块

PCI Configuration Registers (functions 0, 1, and 2)	第2.2到2.4章节 2.2章节 function0 2.3章节function1 2.4章节function2
ISA Compatible Registers	第2.5章节
Power Management Registers	第2.6章节
PCI Bus Master IDE Registers	PCI总线主IDE功能使用位于正常I/O空间中的16个字节，通过BMIBA分配寄存器（PCI基本地址寄存器）。所有总线主IDE I/O空间寄存器都可以作为8、16或32位数量
Universal Serial Bus Registers	一组USB寄存器为主机控制器和两个USB端口提供控制和状态信息（表7）。该寄存器块被I/O映射到PCI I/O空间，并控制USB主机控制器。寄存器可通过位于函数0中的USBBASE寄存器重新定位PCI配置空间。
USB Host/Controller I/O Registers

2.4章节 PCI Configuration Registers (functions 0, 1, and 2)

   82371FB PIIX是PCI总线上的一种多功能设备，可实现PCI到ISA桥的两个功能（function 0）和IDE接口（function 1）。
这些功能可以通过两组独立配置,PCI配置寄存器符合PCI本地总线规范2.0版。两套CPU通过为多功能PCI定义的机制访问配置寄存器设备。
PIIX不对以功能2到7为目标的PCI配置周期断言DEVSEL#。

请按照下面的段落去pdf中查找
1.function0(章节为2.2)
   PCI Configuration Registers—PCI To ISA Bridge (Function 0 为pci-isa bridge)
      VID—VENDOR IDENTIFICATION REGISTER (Function 0)
      DID—DEVICE IDENTIFICATION REGISTER (Function 0) 
      ...
2.function1 (章节为2.3为ide 接口)
    PCI Configuration Registers—IDE Interface (Function 1)
    VID—Vendor Identification Register (Function 1)
    DID—DEVICE IDENTIFICATION REGISTER (Function 1)
3.fuction2 (章节为2.4为串行总线)
    PCI Configuration RegistersUniversal Serial Bus (Function 2) (PIIX3 Only)
         VID—VENDOR IDENTIFICATION REGISTER (Function 2) (PIIX3)
         DID DEVICE IDENTIFICATION REGISTER (Function 2) (PIIX3)

2.5章节 ISA-Compatible Registers
ISA-Compatible 寄存器包含 DMA, timer/counter, 和 interrupt 寄存器. 这组寄存器也包含了 X-Bus, coprocessor, NMI, 和 reset 寄存器

<strong>1) DMA REGISTERS(2.5.1.章节，包含了一系列子寄存器)</strong>
  1.DCOM—DMA Command Register
  2.DCM—DMA Channel Mode Register
  3. DR—DMA Request Register
  4. Mask Register—Write Single Mask Bit
  5. Mask Register—Write All Mask Bits
  6. DS—DMA Status Register
  7.DMA Base And Current Address Registers (8237 Compatible Segment)
  8.DMA Base And Current Byte/Word Count Registers (Compatible Segment)
  9.DMA Memory Low Page Registers
  10.DMA Clear Byte Pointer Register
  11.DCLM—DMA Clear Mask Register
<strong>2) TIMER/COUNTER REGISTER DESCRIPTION</strong>
  TCW—Timer Control Word Register
  Interval Timer Status Byte Format Register
  INTERRUPT CONTROLLER REGISTERS
<strong>3)INTERRUPT CONTROLLER REGISTERS</strong>
   ICW1—Initialization Command Word 1 Register
   ICW2—Initialization Command Word 2 Register
   ICW3—Initialization Command Word 3 Register
   ICW4—Initialization Command Word 4 Register
   OCW1—Operational Control Word 1 Register
   OCW2—Operational Control Word 2 Register
   OCW3—Operational Control Word 3 Register
   ELCR1—Edge/Level Triggered Register
   ELCR2—Edge/Level Triggered Register
 <strong>4)X-BUS, COPROCESSOR, and RESET REGISTERS</strong>
     Reset X-Bus IRQ12 And IRQ1 Register (2.5.4.2.)
     Coprocessor Error Register
     RC—Reset Control Register
  <strong>5)NMI REGISTERS (2.5.5)</strong>
    NMISC—NMI Status And Control Register
     NMI Enable and Real-Time Clock Address Register

2.6 章节 Power Management Registers　

本节介绍两个电源管理寄存器APMS和APMC寄存器。这些寄存器是位于正常I/O空间中，并且必须使用8位访问来访问（通过PCI总线）。

posted @ 2023-04-17 14:07 jinzi 阅读(78) 评论(0) 编辑收藏举报

刷新页面返回顶部