主板设计(Motherboard Design)
一、计算机系统硬件
|
硬件需要软件才能工作
故障排除
主板
计算机中最大和最重要的电路板是主板，也称为主板或系统板，其中包含 CPU、计算机、
大多数处理发生的组件。主板是多层印刷电路板。称为迹线的铜电路路径类似于复杂的路线图，在主板上传输信号和电压。 使用分层制造技术，以便电路板的某些层可以承载 BIOS、处理器和内存总线的数据，而其他层则承载电压和接地回路， 而路径不会在交叉点短路。由于所有设备都必须与主板上的CPU进行通信，因此计算机中的所有设备要么直接安装在主板上， 通过连接主板端口的电缆直接连接，要么通过扩展卡间接连接。 
USB header
USB 接头连接器是一组插针，通常位于计算机主板或扩展卡上，可以将内部 USB 电缆连接到这些插针上以提供额外的 USB 端口。
通常，一个接头连接器是一组两个 USB 端口。 Keyboard Connector
键盘连接器是电缆末端的设备，用于将键盘连接到系统。如果忽略特殊的专有硬件，则有两种标准类型的连接器，
它们代表了 PC 世界中唯一使用过的连接器类型。在 USB 成为流行接口之前，至少这些是唯一使用的连接器类型。 Mounting Holes
沿着电路板背面的一排三个或四个孔，扩展槽所在的位置。
Ps/2 Mouse Header and Keyboard Controller
对于 IBM 兼容计算机，键盘控制器或Intel 8042 键盘控制器负责处理从计算机键盘和PS/2鼠标接收到的输入。
Serial Port
在计算中，串行端口是一种串行通信物理接口，通过它一次一位地传入或传出信息。
BIOS
basic input / output s ystem的首字母缩写词，这是一种内置软件，它决定计算机在不访问磁盘程序的情况下可以做什么。
在PC上，BIOS 包含控制键盘、显示屏、磁盘驱动器、串行通信和许多杂项功能所需的所有代码。 Parallel Port
并行端口是计算机（个人计算机和其他计算机）上用于连接各种外围设备的一种接口。它也称为打印机端口或Centronics 端口。
IEEE 1284标准定义了端口的双向版本。 Bus Slots
所有主板都有一个或多个系统 I/O 总线，用于扩展计算机的功能。这些插槽允许您以多种不同方式扩展机器的功能，
通用和非常特定的扩展卡的激增是 PC 平台成功故事的一部分 Super 1/0 Controller
超级 I/O 芯片通常负责控制每台 PC 中速度较慢的普通外围设备。由于这些设备大多已经标准化，
它们在每台 PC 上几乎都是相同的，将它们集成到商品芯片中更容易，而不是为每个主板设计担心它们。 Asus Media Bus slot Asus Media Bus是Asus开发的专有计算机总线，在 20 世纪 90 年代中期被用于一些Socket 7主板上。
它是一个组合的PCI和ISA插槽。支持此接口的扩展卡仅由 Asus 在非常有限的时间内生产。这辆公共汽车现在已经过时了。 Power Connectors
电源连接器是一种电连接器，设计用于承载大量电能，通常为直流电或低频交流电。某些类型的射频连接器也可能承载大量功率，
但被视为一个单独的类别。 Primary and Secondary IDE header
两个 IDE 通道是相同的。每个可以支持两个设备。它们可以互换用于硬盘驱动器、光驱、磁带驱动器等
Real Time Clock/ CMOS memory
CMOS 代表“互补金属氧化物半导体 技术 、芯片组芯片、DRAM 等。与其他一些半导体技术相比，
CMOS 的优点是需要非常少的功率。这就是选择它用于此用途的原因，因此功率量对电池的要求将是最小的，电池将能够持续很长时间 SIMM sockets
（单列直插式内存模块）具有内存设备和金或锡/铅触点的印刷电路板。SIMM 插入计算机内存扩展插座。SIMM 具有两个主要优点：
易于安装和占用的电路板面积最少。垂直安装的 SIMM 只需要水平安装的 DRAM 所需空间的一小部分。 一个 SIMM 可能有少至 30 个或多至 200 个引脚。在 SIMM 上，电路板两侧的金属引线电气连接在一起 CPU sockets
CPU 插槽或 CPU 插槽是连接到印刷电路板 (PCB) 的电气组件，旨在容纳 CPU（也称为微处理器）。它是一种特殊类型的集成电路插座，
专为非常高的引脚数而设计。CPU 插槽提供许多功能，包括提供支撑 CPU 的物理结构、为散热器提供支撑、便于更换（以及降低成本）以及最重要的是形成与 CPU 和 PCB 的电气接口。CPU 插槽最常见于大多数台式机和服务器计算机（笔记本电脑通常使用表面贴装 CPU）， 尤其是那些基于主板上的 Intel x86 架构的计算机。 Intel 430HX Chpiset Chips
一组芯片，提供所有 PC 子系统之间的接口。它提供总线和电子设备以允许 CPU、内存和输入/输出设备进行交互。
大多数包含在两到四个芯片上的英特尔芯片组还包括内置的 EIDE 支持。过去，英特尔为其芯片组使用“Triton”这个名称。 它还使用名称 PCIset 来表示基于 PCI 的芯片组。以下是从最新到最早的奔腾芯片组的简要总结。 Voltage Regulators
是一种电子调节器，旨在自动保持恒定电压
Tag RAM Expansion Socket
这是一个小的附加 RAM 模块，CPU 使用它来跟踪指令从 DRAM 的哪个段加载到缓存 RAM 中。
通常，诸如此类的 CPU 缓存 ram 模块具有“单标记”TAG RAM，最多可使用 64MB 的 DRAM。 如果您使用超过 64MB 的 DRAM，您必须指定一个不同的标签 RAM 大小！！！。 对于高达 128MB 的 DRAM，您必须指定“Double TAG RAM”。 Capacitors
电容器或电容器是一种无源电子元件，由一对被电介质隔开的导体组成。
当导体之间存在电压电势差时，电介质中存在电场。该场存储能量并在板之间产生机械力。在宽、扁平、平行、间隔较窄的导体之间效果最大。 Anti Static Foam
经过特殊处理的聚乙烯泡沫可抵抗静电的影响。用在电路板上
Jumpers
跳线是一根可拆卸的电线或小塑料或金属插头，其在硬件上的缺失或放置决定了硬件的配置方式。
Primary Storage
主存储由位于主板和其他电路板上的称为内存或 RAM（随机存取存储器）的设备提供。
RAM 芯片可以单独直接安装在主板上，也可以在插入主板的小板上以多个芯片组的形式安装。这些小型 RAM 板称为内存模块。 模块一般分为三种类型：最常见的 DIMM（双列直插式内存模块）、Rambus, Inc. 设计的 RIMM 以及称为 SIMM（单列直插式内存模块） 的较旧的过时类型。每种类型的模块都有多种尺寸和功能，通常您必须将模块尺寸和类型与主板支持的相匹配。 Secondary Storage
一种存储信息的存储介质，直到它被删除或覆盖。例如，软盘驱动器或硬盘驱动器是辅助存储设备的示例。
|
二、大多数PC系统主板的架构相似，并且基于三个主要设备：
•处理器。这为系统提供了主要的处理元素。
•系统控制器。这提供了处理器与其DRAM存储器、SRAM二级缓存（如果未与处理器集成）和PCI总线之间的接口。
•PCI桥接设备。这允许在 PCI 总线和诸如 ISA 的其它总线之间建立桥接，IDE 和 USB。
三、Pentium的主板(Intel 430HX PCISET的主板)
| PCISET | 表示支持pci总线的芯片 |
| TXC | TXC 是单芯片的host-to-PCI bridge(主机到 PCI 的桥接器)，提供二级缓存控制和 DRAM 控制功能。第二级 (L2) 缓存控制器支持 256 KB 和 512 KB 缓存大小的回写缓存策略 |
参看:
https://www.sciencedirect.com/sdfe/pdf/download/eid/3-s2.0-B9780340740767500055/first-page-pdf
https://theretroweb.com/chipset/documentation/29055102-intel-430hx-pciset-61f865e808367323253227.pdf
这里分析一个基于Pentium的主板。一个示例板是Intel 430HX pciset主板，
Intel 430HX（代号Triton II ）是Intel的芯片组，支持Socket 7处理器，包括Pentium和 Pentium MMX。它也被称为i430HX，于 1996 年 2 月发布。官方零件号为 82430HX。
它支持大多数奔腾处理器，
intel 430HX PCISET主板有3 V信号输出和5 V TTL输入。PCI总线连接为5V，Pentium总线连接为3V。
Intel 430HX PCI PCIset 由82439HX System Controller (TXC) 和 82371SB PCI I/O IDE Xcelerator (PIIX3)组成。
TXC是一个单芯片主机到PCI的桥接器，提供二级缓存控制以及DRAM控制功能。二级（L2）高速缓存控制器支持写回高速缓存策略256 KB和512 KB的高速缓存大小。还支持无缓存设计。高速缓存是用同步流水线突发SRAM实现。外部标记RAM用于地址标记用于高速缓存行状态位的内部标记RAM。TXC向主存储器提供64/72位数据路径以及高达512兆字节的存储器大小。DRAM控制器提供八行和可选的DRAM错误检测/校正或奇偶校验。TXC优化的PCI接口允许CPU维持最高在所有频率下到图形帧缓冲器的可能带宽。使用提前探测功能，TXC允许PCI主机实现完整的PCI带宽。为了提高系统性能，TXC包含读取预取和投递写缓冲区。
intel 430HX PCISET具有以下组件：
| 1 | PIIX3 |
PCIset components: 82371SB PCI ISA Xcelerator (PIIX3). |
| 2 | TXC(传输控制) |
PCIset components: 82438 System Controller (TXC) |
| INTEL 430HX PCISET
82439HX SYSTEM CONTROLLER (TXC): https://theretroweb.com/chipset/documentation/29055102-intel-430hx-pciset-61f865e808367323253227.pdf |
||
| 3 | Universal serial bus (USB). | |
| 4 | 82091AA (AIP) for serial and parallel ports, and floppy disk controller. | https://www.alldatasheet.com/datasheet-pdf/pdf/66086/INTEL/82091AA.html |
| 5 | DRAM main memory(DRAM主存储器) | DRAM接口是64/72位数据路径，支持标准页面模式和扩展数据输出（EDO）存储器。DRAM接口支持4兆字节到512兆字节的8条RAS线路，还支持1M、2M和4M深度SIMM的对称和非对称寻址，以及16兆字节深SIMM |
| 6 | L2 cache SRAM(L2高速缓存SRAM) | TXC支持回写高速缓存策略，提供所有必要的窥探功能和查询周期。这个二级缓存是直接映射的，支持256 KB或512 KB的SRAM配置，使用流水线突发SRAM。对于读/写周期，突发256K字节配置性能为3-1-1-1；流水线背靠背读取可以保持3-1-1-1-1-1-1-1的传输速率。可选模式扩展了DRAM L2的可缓存性范围为512兆字节。 |
| 7 | 1 Mbit flash RAM. | |
| 8 | Interface slots (典型 4个 PCI and 3个 ISA). | |
| Data Path and Buffers | TXC数据路径针对CPU的最小延迟和最大吞吐量操作进行了优化以及PCI masters。TXC包含两组物理缓冲区，用于优化数据流。6-Dword 缓冲区提供了 CPU-to-PCI 的写入，这有助于最大限度地提高图形写入到PCI的带宽。一个8 Qword 提供了深度合并内存缓冲区，用于CPU-to-main memory的写入、回写周期（发布于3111）、PCI-to-main memory的写入发布以及PCI-from-main memory的读取预取。 | |
| PCI 2.1标准支持 | PCI接口符合2.1标准，除PIIX3 bus master外，最多支持4个PCI bus master请求。PCI-to-DRAM接口可以达到112 Mbyte/秒的读取传输速率和121Mbyte/秒钟的写入传输速率。 | |
| SIGNAL |
信号按功能组排列根据它们的相关接口。具体接口有: 所有3V输出信号都可以驱动5V TTL输入 |
|
| 寄存器 | ||
1. 82438/9 System Controller (TXC) :
主板系统块图
下图是TXC数据流程图
处理器周期被直接发送到二级缓存，并提供对二级缓存的控制通过TXC。将所有其他处理器周期发送到其目的地（DRAM、PCI或内部TXC配置空间）。PCI主周期通过TXC发送到主存储器。TXC执行窥探或者使用主机总线查询周期。
82438/9 System Controller (TXC) : TXC系统框图(数据流程图)
奔腾ll/lll处理器 与奔腾II/III处理器的主要连接。
它有：9个64位数据总线（D0-D63），连接到TXC（HD0-HD63）。32位地址总线（A0-A31），其连接到TXC（HA0-HA31）。
8字节地址线（BE0#-BE7#），允许处理器一次访问1到8个字节（64位），连接到TXC（HBE0#-HBE7#）。
读取/写入线（W/R#），其连接到TXC（HW/R#）。
连接到TXC（HM/IO#）的存储器/IO（M/IO#）。9连接到TXC（HD/C#）的数据/控制（D/C#）。
2. 82371SB PCI ISA Xcelerator (PIIX3) / 82371FB(PIIX)
PIIX3 是一款 208 针 QFP（方形扁平封装）IC(集成电路)，它将 ISA 总线接口的大部分功能集成到单个设备上。
PCIset(PCI总线集)的主要连接（即TXC和PIIX3设备，他们是核心）。TCX允许host到PCI桥接，而PIIX3设备支持：
PCI标准2.1的实现 |
|
PCI and ISA Master/Slave Interface |
25–33 MHz的PCI 7.5–8.33 MHz的ISA 5个 ISA插槽 ISA的典型应用包括10Mbps以太网适配卡、串行/并行端口卡、声卡等 |
Fast IDE interface |
支持PIO和总线master IDE Supports up to Mode 4 Timings Transfer Rates to 22 MB/Sec 8 x 32-Bit Buffer for Bus Master IDE PCI Burst Transfers Separate Master/Slave IDE Mode Support (PIIX3) 快速IDE支持最多四个磁盘驱动器（两个主盘和两个从盘）。它支持模式四时序，传输速率高达22MB/s |
APIC interface |
|
USB host/hub controller |
|
Power management |
Intel SMM支持 可编程系统管理中断（SMI）-硬件事件， 软件事件，EXTSMI# 可编程CPU时钟控制 （STPCLK#） 快速开/关模式 允许系统在低功耗状态下运行而无需关闭电源。这可以由软件、硬件或外部事件触发 |
| PnP Port | 用于Motherboard Devices的 |
| 支持IOAPIC | I/O Advanced Programmable Interrupt Controller |
| 用于PCI设备即插即用的可控PCI中断 | 2个 82C59 Interrupt Controller功能 1.14个中断支持 2.边缘/电平敏感型独立可编程 中断线IRQ1、IRQ3–IRQ15 可用（IRQ0 用于系统时间，IRQ2 用于级联中断线 通过一根可控中断线和一个可编程芯片支持即插即用（pnp） 主板中断 MIRQ0 可以引导至 11 个中断（IRQ3–IRQ7、IRQ9–IRQ 12、IRQ14 和 IRQ15）中的任何一个。 |
| 82C54 Timer | 集成 82C54 timer用于系统定时器、刷新请求和扬声器输出音调 |
| DMA | 带有两个8237控制器的增强型 7通道 独立可编程通道DMA,这由handshaking DRQ0–DRQ7和DRQ0#–DRQ7#支持。 Fast Type F DMA 兼容的DMA传输 |
| X-Bus外围设备支持 | 芯片选择解码 控制 低 X-bus 数据字节收发器 |
| 通用串行总线（USB）主机控制器（PIIX3） | 与通用host Controller接口（UHCI）兼容,包含带2个USB端口的Root Hub |
| Non-Maskable Interrupts (NMI) | 不可屏蔽中断 |
| 208-Pin QFP | |
| 支持PS/2型鼠标和串口鼠标 | IRQ12/M 可以为 PS/2 型鼠标启用或为串行端口鼠标禁用 |
| 地址线 (AD0–AD22)连接到TXC IC和IRQ 1、IRQ2–IRQ 12、IRQ14和IRQ15处的可用中断线 | （IRQ0由系统定时器生成，IRQ2 是级联中断线）。PS/2 型鼠标使用 IRQ12/M线。 |
PIIX/PIX3简化框图
表概述了与 PIIX3 集成芯片 的主要连接。
| Address lines | IRQ Lines | ISA Lines | ISA Lines | ||||
|---|---|---|---|---|---|---|---|
| Signal | Pin | Signal | Pin | Signal | Pin | Signal | Pin |
| AD0 | 206 | IRQ1 | 4 | BALE | 64 | SA8/DD0 55 | |
| AD1 | 205 | IRQ3 | 58 | AEN | 20 | SA9/DD1 50 | |
| AD2 | 204 | IRQ4 | 56 | LA17 | 86 | SA10/DD2 | 49 |
| AD3 | 203 | IRQ5 | 34 | LA18 | 84 | SA11/DD3 | 48 |
| AD4 | 202 | IRQ6 | 33 | LA19 | 82 | SA12/DD4 | 47 |
| AD5 | 201 | IRQ7 | 32 | LA20 | 80 | SA13/DD5 | 46 |
| AD6 | 200 | –IRQ8 | 5 | LA21 | 76 | SA14/DD6 | 45 |
| AD7 | 199 | IRQ9 | 10 | LA22 | 74 | SA15/DD7 | 44 |
| AD8 | 197 | IRQ10 | 73 | LA23 | 72 | SA16/DD8 | 43 |
| AD9 | 194 | IRQ11 | 75 | SA0 | 69 | SA17/DD9 | 41 |
| AD10 | 193 | IRQ12/M | 77 | SA1 | 68 | SA18/DD10 | 40 |
| AD11 | 192 | IRQ14 | 83 | SA2 | 67 | SA19/DD11 | 39 |
| AD12 | 191 | IRQ15 | 81 | SA3 | 66 | SA20/DD12 | 38 |
| AD13 | 190 | SA4 | 63 | SA21/DD13 | 37 | ||
| AD14 | 189 | SA5 | 61 | SA22/DD14 | 36 | ||
| AD15 | 188 | SA6 | 59 | SA23/DD15 | 35 | ||
| AD16 | 177 | SA7 | 57 | -OWS | 15 | ||
| AD17 | 176 | DRQ0 | 87 | -SMEMW | 22 | ||
| AD18 | 175 | DRQ1 | 30 | -SMEMR | 19 | ||
| AD19 | 174 | DRQ2 | 12 | -IOW | 24 | ||
| AD20 | 173 | DRQ3 | 25 | -IOR | 23 | ||
| AD21 | 172 | DRQ5 | 91 | -REFRESH | 31 | ||
| AD22 | 171 | DRQ6 | 95 | T/C | 62 | ||
| AD23 | 168 | DRQ7 | 99 | OSC | |||
| AD24 | 166 | -DACK0 | 85 | -MEMCS16 | 70 | ||
| AD25 | 165 | -DACK1 | 29 | -IOCS16 71 | |||
| AD26 | 164 | -DACK2 | 60 | -MASTER | |||
| AD27 | 163 | -DACK3 | 21 | IOCHK | 6 | ||
| AD28 | 162 | -DACK5 | 89 | IOCHRDY 18 | |||
| AD29 | 161 | -DACK6 | 93 | -SBHE (DD12) | |||
| AD30 | 160 | -DACK7 | 97 | -MEMR | 88 | ||
| AD31 | 159 | RSTISA | -MEMW | 90 | |||
| USB | |||||||
| Signal | Pin | ||||||
| USBP1- | 143 | ||||||
| USBP1 + | 142 | ||||||
| USBP0- | 145 | ||||||
| USBP0– | 144 | ||||||
4. PIIX3信号
PIIX3信号是比较复杂的一块，这里 pci interface举例
其他 具体参看datasheet里面内容：
https://theretroweb.com/chipset/documentation/29055102-intel-430hx-pciset-61f865e808367323253227.pdf
5. 寄存器的描述
82371FB PIIX内部寄存器被组织成五组PCI配置寄存器（功能0），PCI配置寄存器（功能1）、ISA兼容寄存器、PCI总线主IDE寄存器，以及系统电源管理寄存器。
PIIX3内部寄存器包含与PIIX相同的寄存器集，以及用于通用串行总线（USB）功能PCI配置寄存器（功能2）和USB I/O寄存器。
一些PIIX/PIX3寄存器包含保留位。软件必须正确处理以下字段保留。在读取时，软件必须使用适当的掩码来提取定义的位，而不是依赖于保留位比特是任何特定的值。在写入时，软件必须确保保留位位置的值保存。也就是说，必须首先读取保留位位置的值，并将其与其他位位置，然后回写。
除了寄存器中的保留位外，PIIX/PIX3还包含PCI中的地址位置标记为“保留”的配置空间。PIIX/PIX3响应对这些地址的访问位置。软件不应写入保留的PIIX/PIX3配置设备特定区域中的位置（以上地址偏移3Fh）。
在硬复位期间，PIIX/PIX3将其内部寄存器设置为预定的默认状态。默认值在各个寄存器描述中指示
以下符号用于描述寄存器访问属性：
| RO | 只读。如果寄存器是只读的，那么写入就没有任何作用。 |
| WO | 仅WO写入。如果寄存器是只写的，那么读取就没有任何作用。 |
| R/W | 读/写。具有此属性的寄存器可以被读取和写入。请注意读/写寄存器可以是只读的。 |
| R/WC | 读/写清除。具有此属性的寄存器位可以被读取和写入。然而，写一个1清除（设置为0）相应的位，并且0的写入没有效果。 |
寄存器访问( Register Access)
这块是比较复杂，如果全部把pdf内容拿出来也不太现实，请自行查看pdf文件.
https://theretroweb.com/chip/documentation/27296302-62f8fdec8126b098362128.pdf
pdf 第二章分5大块
| PCI Configuration Registers (functions 0, 1, and 2) | 第2.2到2.4章节 2.2章节 function0 2.3章节function1 2.4章节function2 |
| ISA Compatible Registers | 第2.5章节 |
| Power Management Registers | 第2.6章节 |
| PCI Bus Master IDE Registers | PCI总线主IDE功能使用位于正常I/O空间中的16个字节， 通过BMIBA分配寄存器（PCI基本地址寄存器）。 所有总线主IDE I/O空间寄存器都可以作为8、16或32位数量 |
| Universal Serial Bus Registers | 一组USB寄存器为主机控制器和两个USB端口提供控制和状态信息（表7）。 该寄存器块被I/O映射到PCI I/O空间，并控制USB主机控制器。 寄存器可通过位于函数0中的USBBASE寄存器重新定位PCI配置空间。 |
| USB Host/Controller I/O Registers |
2.4章节 PCI Configuration Registers (functions 0, 1, and 2)
82371FB PIIX是PCI总线上的一种多功能设备，可实现PCI到ISA桥的两个功能（function 0）和IDE接口（function 1）。
这些功能可以通过两组独立配置,PCI配置寄存器符合PCI本地总线规范2.0版。两套CPU通过为多功能PCI定义的机制访问配置寄存器设备。
PIIX不对以功能2到7为目标的PCI配置周期断言DEVSEL#。
请按照下面的段落去pdf中查找 1.function0(章节为2.2) PCI Configuration Registers—PCI To ISA Bridge (Function 0 为pci-isa bridge) VID—VENDOR IDENTIFICATION REGISTER (Function 0) DID—DEVICE IDENTIFICATION REGISTER (Function 0) ... 2.function1 (章节为2.3为ide 接口) PCI Configuration Registers—IDE Interface (Function 1) VID—Vendor Identification Register (Function 1) DID—DEVICE IDENTIFICATION REGISTER (Function 1) 3.fuction2 (章节为2.4为串行总线) PCI Configuration RegistersUniversal Serial Bus (Function 2) (PIIX3 Only) VID—VENDOR IDENTIFICATION REGISTER (Function 2) (PIIX3) DID DEVICE IDENTIFICATION REGISTER (Function 2) (PIIX3)
2.5章节 ISA-Compatible Registers
ISA-Compatible 寄存器包含 DMA, timer/counter, 和 interrupt 寄存器. 这组寄存器也包含了 X-Bus, coprocessor, NMI, 和 reset 寄存器
1) DMA REGISTERS(2.5.1.章节，包含了一系列子寄存器)
1.DCOM—DMA Command Register
2.DCM—DMA Channel Mode Register
3. DR—DMA Request Register
4. Mask Register—Write Single Mask Bit
5. Mask Register—Write All Mask Bits
6. DS—DMA Status Register
7.DMA Base And Current Address Registers (8237 Compatible Segment)
8.DMA Base And Current Byte/Word Count Registers (Compatible Segment)
9.DMA Memory Low Page Registers
10.DMA Clear Byte Pointer Register
11.DCLM—DMA Clear Mask Register
2) TIMER/COUNTER REGISTER DESCRIPTION
TCW—Timer Control Word Register
Interval Timer Status Byte Format Register
INTERRUPT CONTROLLER REGISTERS
3)INTERRUPT CONTROLLER REGISTERS
ICW1—Initialization Command Word 1 Register
ICW2—Initialization Command Word 2 Register
ICW3—Initialization Command Word 3 Register
ICW4—Initialization Command Word 4 Register
OCW1—Operational Control Word 1 Register
OCW2—Operational Control Word 2 Register
OCW3—Operational Control Word 3 Register
ELCR1—Edge/Level Triggered Register
ELCR2—Edge/Level Triggered Register
4)X-BUS, COPROCESSOR, and RESET REGISTERS
Reset X-Bus IRQ12 And IRQ1 Register (2.5.4.2.)
Coprocessor Error Register
RC—Reset Control Register
5)NMI REGISTERS (2.5.5)
NMISC—NMI Status And Control Register
NMI Enable and Real-Time Clock Address Register
2.6 章节 Power Management Registers
本节介绍两个电源管理寄存器APMS和APMC寄存器。这些寄存器是位于正常I/O空间中，并且必须使用8位访问来访问（通过PCI总线）。
资料参考:
https://datasheetspdf.com/pdf/45326/IntelCorporation/82371SB/1
82371SB PCI ISA IDE Xcelerator (PIIX3) datasheet
https://theretroweb.com/chip/documentation/27296302-62f8fdec8126b098362128.pdf
http://download.intel.com/design/chipsets/datashts/31760701.pdf
http://download.intel.com/design/processor/datashts/31559205.pdf
82371SB PCI ISA IDE Xcelerator (PIIX3)
https://theretroweb.com/chip/documentation/27296302-62f8fdec8126b098362128.pdf
https://en.wikipedia.org/wiki/Intel_430HX
https://theretroweb.com/motherboards/s/intel-tc430hx-tucson
Intel TC430HX (Tucson) 和 Intel_430HX区别
