PCIE-PCB设计规范
pci总线的发展阶段我们看下图
| 1981 | 1987 | 1988 | 1992 | 1997 | 1998 | 2003 | |
| isa | √ | ||||||
| mca | √ | ||||||
| eisa | √ | ||||||
| vlb/pci | √ | ||||||
| agp | √ | ||||||
| pci-x | √ | ||||||
| pci-e(PCI EXPRESS) |
√
|
PCI总线是计算机的I/O总线，在90年代时替代了ISA总线，成为计算机中的局部总线一直使用至今。PCI总线在发展的过程中，不断自我革新，满足时代的需求。在短短10多年间，PCI总线历经了PCI、PCI-X以及PCI-E的演变历程。传统PCI总线具有32位数据宽度，33MHz的时钟频率，能够支持设备的即插即用、自动识别与配置。与ISA总线相比，不仅在性能上提升了一大截，而且在资源管理上也有质的变化。更为重要的是，ISA总线本质上是处理器总线的延伸，而PCI总线是与处理器总线无关的总线标准，不受制于处理器的类别，数据的传输需要通过桥设备进行转发。因此，ISA总线通常称为第一代I/O总线，而PCI是第二代I/O总线标准，这是一种技术发展的跨越。随着时代的发展，传统PCI总线的性能得到了挑战，越来越不能满足外设的需求。
最为典型的是图像传输受到了PCI性能瓶颈的影响，因此，几年前的显卡设备都脱离PCI总线，单立门户形成了一个新的总线标准AGP，这显然是对PCI总线性能的一种否定。技术在不断发展，对高速传输需求的IO设备越来越多，Gbps网络、光纤通道都对传统PCI的性能提出了质疑，传统PCI总线已经不能满足此类应用的需求了。所以，在1999年提出了PCI-X协议规范，该总线具有64位总线宽度，最高能够达到133MHz的时钟频率，在性能上较PCI总线有了一个大的跨越。但是，PCI-X总线仍然是一种并行总线，其存在并行传输过程中的数据相位问题，因此，当PCI-X频率达到一定程度之后，总线带载能力就变的相当差。在133MHz总线频率时，PCI-X总线只能带一个PCI设备。PCI总线的发展遇到了并行总线的技术瓶颈，因此，PCI总线需要做总线结构的根本性变革。历史的车轮进入21世纪之后提出了PCI-Express总线，其将并行总线演变成了点对点的串行总线，在性能可扩展性方面跨入了一个新的台阶。所以，PCI-Express总线也可以称之为计算机的第三代I/O总线
PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能
在设计PCB时需要参考PCIE总线规范，特别要注意考虑信号阻抗匹配。
下面是关于PCIE PCB设计的规范：
1、从金手指边缘到PCIE芯片管脚的走线长度应限制在4英寸（约100MM）以内。
2、PCIE的PERP/N，PETP/N，PECKP/N是三个差分对线，注意保护（差分对之间的距离、差分对和所有非PCIE信号的距离是20MIL，以减少有害串扰的影响和电磁干扰（EMI）的影响。芯片及PCIE信号线反面避免高频信号线，最好全GND）。
3、差分对中2条走线的长度差最多5MIL。2条走线的每一部分都要求长度匹配。差分线的线宽7MIL，差分对中2条走线的间距是7MIL。
4、当PCIE信号对走线换层时，应在靠近信号对过孔处放置地信号过孔，每对信号建议置1到3个地信号过孔。PCIE差分对采用25/14的过孔，并且两个过孔必须放置的相互对称。
5、PCIE需要在发射端和接收端之间交流耦合，差分对的两个交流耦合电容必须有相同的封装尺寸，位置要对称且要摆放在靠近金手指这边，电容值推荐为0.1uF，不允许使用直插封装。
6、SCL等信号线不能穿越PCIE主芯片。
合理的走线设计可以信号的兼容性，减小信号的反射和电磁损耗。PCI-E 总线的信号线采用高速串行差分通信信号，因此，注重高速差分信号对的走线设计要求和规范，确保PCI-E 总线能进行正常通信。
PCI-E是一种双单工连接的点对点串行差分低电压互联。每个通道有两对差分信号：传输对Txp/Txn，接收对Rxp/Rxn。该信号工作在2.5 GHz并带有嵌入式时钟。嵌入式时钟通过消除不同差分对的长度匹配简化了布线规则。
随着PCI-E串行总线传输速率的不断增加，降低互连损耗和抖动预算的设计变得格外重要。在整个PCI-E背板的设计中，走线的难度主要存在于PCI-E的这些差分对。图1提供了PCI-E高速串行信号差分对走线中主要的规范，其中A、B、C和D四个方框中表示的是常见的四种PCI-E差分对的四种扇入扇出方式，其中以图中A所示的对称管脚方式扇入扇出效果最好，D为较好方式，B和C为可行方式。接下来本文将对PCI-E LVDS信号走线时的注意事项进行总结：
图1 PCI-E 差分线布线规范
（1）对于插卡或插槽来说，从金手指边缘或者插槽管脚到PCI-E Switch 管脚的走线长度应限制在4英寸以内。另外，长距离走线应该在PCB上走斜线。
（2）避免参考平面的不连续，譬如分割和空隙。
（3）当 LVDS 信号线变化层时，地信号的过孔应放得靠近信号过孔，对每对信号的一般要求是至少放1 至3个地信号过孔，并且永远不要让走线跨过平面的分割。
（4）应尽量避免走线的弯曲，避免在系统中引入共模噪声，这将影响差分对的信号完整性和EMI。所有走线的弯曲角度应该大于等于135度，差分对走线的间距保持20mil以上，弯曲带来的走线最短应该大于1.5倍走线的宽度。
当一段蛇形线用来和另外一段走线来进行长度匹配，如图2所示，每段长弯折的长度必须至少有15mil（3倍于5mil的线宽）。蛇形线弯折部分和差分线的另一条线的最大距离必须小于正常差分线距的2倍。
图2蛇形走线
（5）差分对中两条数据线的长度差距需在5mil以内，每一部分都要求长度匹配。在对差分线进行长度匹配时，匹配设计的位置应该靠近长度不匹配所在的位置，如图3所示。但对传输对和接收对的长度匹配没有做具体要求，即只要求差分线内部而不是不同的差分对之间要求长度匹配。在扇出区域可以允许有5mil和10mil的线距。50mil内的走线可以不需要参考平面。长度匹配应靠近信号管脚，并且长度匹配将能通过小角度弯曲设计。
图3 PCI-E差分对长度匹配设计
为了最小化长度的不匹配，左弯曲的数量应该尽可能的和右弯曲的数量相等。当一段蛇形线用来和另外一段走线来进行长度匹配，每段长弯折的长度必须大于三倍线宽。蛇形线弯折部分和差分线的另一条线的最大距离必须小于正常差分线距的两倍。并且，当采用多重弯曲布线到一个管脚进行长度匹配时非匹配部分的长度应该小于等于45mil。
（6）PCI-E 需要在发射端和接收端之间交流耦合，并且耦合电容一般是紧靠发射端。
差分对两个信号的交流耦合电容必须有相同的电容值，相同的封装尺寸，并且位置对称。如果可能的话，传输对差分线应该在顶层走线。电容值必须介于 75nF到200nF之间，最好是100nF。推荐使用 0402 的贴片封装，0603 的封装也是可接受的，但是不允许使用插件封装。差分对的两个信号线的电容器输入输出走线应当对称的。尽量减少追踪分离匹配，差分对走线分离到管脚的的长度也应尽量短。
信号线
主要是指在电气控制电路中用于传递传感信息与控制信息的线路。信号线往往以多条电缆线构成为一束或多束传输线，也可以是排列在印制板电路中的印制线，
随着科技与应用的不断进步，信号线已由金属载体发展为其它载体，如光缆等。不同用途的信号线往往有不同的行业标准，以便于规范化生产与应用。
双绞线
双绞线是由两条有绝缘外皮包覆的铀线相互缠绕在一起，我们将这两面三刀条对绞的线称为一个线对。这是双绞线最基本的度量单位。
市场上广泛出现的一般是每条双绞线由四对绞线组成，分别用橙、蓝、绿、棕4种颜色标出(具体来说是橙、白橙、蓝、白蓝、绿、白绿、棕、白棕八种颜色)，也就是有8条铜线。 由于市场上广泛应用了非屏蔽双绞线UTP ，所以美国电子工业协会与远端通迅会(EIA/TIA)制定UTP电缆的"电缆等级:。它们主要的差别在于缠绕的绞距，通常两条线缠绕得越密，代表绞距越小，传达运输性能也越好。
1类线:铜墙铁壁线没有缠绕，只能传送声音，不能传送数据;
2类线:无缠绕，可传送数据。最大传输速率为4Mbps;
3类线:铜线每分米缠绕1次，早期市场最常用，最大传输速率为10Mbps;
4类线:是一种过渡型线材，市场不多见，最大传输速率为16Mbps;
5类线:是一种向高速率发展的开始，最大传输速率为100Mbps;
超5类线:迎合千兆网的出现而出现的新的线材;
6类线:新一代高速率线材。
同轴电缆
1、细同轴电缆，电缆制造商RG58作为它的代号，这个代号常常应制在线外面的料表皮上。
它的规格如下:
特点:RG58电缆较细、弹性好、容易安装，而且连接方式非常简单，但它的传输距离比较短，超过去185米后信号就会开始衰减，必须使用一些专用的设备(如中继器来增强信号，但它的线材及连接成本均相当便宜，因此常用于室内的小型局哉网架设。
2、粗同轴电缆RG11 粗同轴电缆，电缆制造商用RG11作为它的代号，这个代号也是常常在线外面的普表皮上。
它的规格如下:
线宽:1.27厘米
最大传输距离:500米
阻抗:50欧姆
特点:线较粗，因此弹性较差，而且制作方式较为复杂，在室内安装时会遇到订烦;但它的最大传输距离远远大于RG58，可以达到点500米，学用于主干或建筑间连接。但要说明的是，由于网络技术的不断进步，这种电缆公能提供10MBPS的速度，所以主干或建筑间的连接渐被速度更快的光纤代替。
