随笔分类 -  verilog

verilog语言编写规范笔记_华为
摘要：一、命名规则 二、Modules1. 顶层模块应只是内部模块间的互连。除了内部的互连和模块的调用外，尽量避免再做逻辑，如不能再出现对reg变量赋值等，这样做的目的是为了更有效的综合。因为在顶层模块中出现中间逻辑 Synopsys 的design compiler 就不能把子模块中的逻辑综合到最优。2. 每一个模块应在开始处注明文件名、功能描述、引用模块、设计者、设计时间及版权信息等。 3. 不要对... 阅读全文
posted @ 2013-04-04 20:41 茜茜的技术空间 阅读(2196) 评论(0) 推荐(0) 编辑
verilog 入门教程笔记_华为
摘要：择要摘录————————————————————————一、数字电路设计方法当前的数字电路设计从层次上分可分成以下几个层次： 1. 算法级设计：利用高级语言如C 语言及其他一些系统分析工具（如MATLAB）对设计从系统的算法级方式进行描述。算法级不需要包含时序信息。 2. RTL 级设计：用数据流在寄存器间传输的模式来对设计进行描述。 3. 门级：用逻辑级的与、或、非门等门级之间的连接对设计进行描... 阅读全文
posted @ 2013-04-04 17:14 茜茜的技术空间 阅读(2151) 评论(0) 推荐(1) 编辑
verilog 运算符与优先级
摘要：来自为知笔记(Wiz) 阅读全文
posted @ 2013-04-04 17:00 茜茜的技术空间 阅读(3680) 评论(0) 推荐(1) 编辑

点击右上角即可分享
微信分享提示