皮皮祥的博客

摘要： static表示全局或静态意思；在函数体内，静态变量具有记忆功能，即在函数被调用过程中，一个被声明为静态变量的值维持不变；在模块内，但在函数体外，作用域范围是有限制的，static类型的变量，是本地的全局变量，可以被模块内的所有函数访问，不可以被模块外的函数访问；static类型的函数，与普通类型函 阅读全文

摘要： 实际工程应用中，我们发现，用示波器测量IIC信号会发现总会有一些毛刺，而且仔细观察还可以发现这个毛刺是周期性的，这是为什么呢？ 如图： 我们知道IIC是一种总线协议，如下： 之所以需要上拉电阻，源于IIC设计的开漏输出模式，设计上本身不支持高电平，只有低电平或者高阻态，其实这也跟总线协议相关，具体就 阅读全文

摘要： IIC概述： IIC(Inter-IntegratedCircuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器以及其外围设备，IIC也被成为I2C，其实两者是完全相同的，只是名词不一样而已。它是由数据线SDA和时钟线SCL构成的串行总线，可发送和接收数据。 IIC特点： 阅读全文

摘要： IIC协议 IIC通信只有两条线就可以实现，一条是时钟线SCL，另一条是数据线SDA。是一种半双工通信协议。 关于IIC协议主要记住以下几点： 1、数据线SDA只有在时钟线SCL为低电平的时候才能改变电平状态。起始信号、应答信号、结束信号除外。 2、在传输数据时，每个时钟线SCL的高电平时刻采集数据 阅读全文

摘要： IIC的基本介绍 IIC的简介 IIC（Inter－Integrated Circuit）总线是一种由PHILIPS公司在80年代开发的两线式串行总线，用于连接微控制器及其外围设备。它是半双工通信方式。 IIC总线最主要的优点是其简单性和有效性。由于接口直接在组件之上，因此IIC总线占用的空间非常小 阅读全文

摘要： 在进行 复杂的FPGA系统调试时经常会用到 Xilinx 的Debug Core(Chip scope), 但是烧录程序后, 想通过ILA 查看波形时，经常会遇到以下问题。找不到Debug Core/ILA，怎么办？ 1. dbg_hub 没有时钟 如果硬件正常，找不到Debug Core，90%是 阅读全文

摘要： 集成逻辑分析仪 （Integrated Logic Analyzer ：ILA） 功能允许用户在 FPGA 设备上执行系统内调试后实现的设计。当设计中需要监视信号时，应使用此功能。用户还可以使用此功能在硬件事件和以系统速度捕获数据时触发。 添加 ILA 1.使用 IP 添加 添加IP 例化IP，并将 阅读全文

摘要： 不知道题主问题解决没，添加ila比较推荐的方式不是直接在rtl里例化，而是先把待测信号设置成mark_debug，综合完成后用setup_debug来添加调试信号，添加完成后需要给这些信号选择对应的时钟，有几类时钟就会自动例化几个ila核，最后设置ila的深度和触发方式，这个时候ila核的时钟会自动 阅读全文

摘要： 本文主要讲述zynq的iic使用，iic作为主站使用，作为从站的本文不适合。 Iic的接口在PL端。（iic的接口在ps端的情况下，不适合本文） 如果iic的接口在ps端，请看：https://blog.csdn.net/weixin_36590806/article/details/1114857 阅读全文

摘要： 1、IIC简介IIC（Inter-Intergated Circuit，集成电路总线）由飞利浦（Pilliphs）公司发明，是一种串行总线通信。 有两根线： SDA：Serial DAta 串行数据线 数据传输按bit位，属于半双工的协议。先传送最高bit(MSB)。 SCL：Serial CLoc 阅读全文