皮皮祥的博客

摘要： 如果是系统速度要求1G，很遗憾的说，没有一个fpga能够跑到。一般vertex单级逻辑最高能够到300~500Mspartan只有50~100M如果你采样时1G，而通过串并转换，比如1G变成125M，那么很多型号都是可以的。但这里需要serdes的IO技术了。 阅读全文

摘要： 在Xilinx的FPGA中，时钟网络资源分为两大类：全局时钟资源和区域时钟资源。 全局时钟资源是一种专用互连网络，它可以降低时钟歪斜、占空比失真和功耗，提高抖动容限。Xilinx的全局时钟资源设计了专用时钟缓冲与驱动结构，从而使全局时钟到达CLB、IOB和BRAM的延时最小。 区域时钟资源是独立于全 阅读全文

摘要： 本文主要介绍FPGA选型时的速度等级这个参数。 大家在进行FPGA选型时都会看见一个参数：Speed Grade，这就是芯片的速度等级。 芯片的速度等级不是专门设计出来的，而是在芯片生产出来之后，实际测试标定出来的；速度快的芯片在总产量中的比率低，价格也就相应地高。 这是Xilinx FPGA的排序 阅读全文

摘要： 在Xilinx的FPGA的资源列表中常常有LC（logic cells）一项，LC代表什么呢，下面是Xilinx官方回答： A "logic cell" is a marketing thing. It is an attempt to create a "unified" metric that 阅读全文

摘要： 最近被各大公司机试\笔试题虐的死去活来，其中一道就是主考的Xilinx与Altera的FPGA架构区别，本人小菜鸟基本只用过A家的FPGA对于X家的知之甚少，这里先简单总价一下，说的不对大家勿喷： 两家FPGA的区别本人认为有两方面吧：1.基本逻辑资源；2.内部基本架构。（也可以看成一方面吧） 从好 阅读全文

摘要： 逻辑单元在FPGA器件内部，用于完成用户逻辑的最小单元 逻辑单元在ALTERA叫作（Logic Element，LE）LE，在XILNX中叫作LC(LOGIC CELL). 1.逻辑单元与逻辑阵列 逻辑单元（Logic Element，LE）在FPGA器件内部，用于完成用户逻辑的最小单元。一个逻辑阵 阅读全文

摘要： FPGA由6部分组成，分别为可编程输入/输出单元（IOB）、基本可编程逻辑单元（SLENCE）、嵌入式块RAM（block ram）、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。 整个FPGA的资源分布图如下： 上图的分块按照时钟域分的块，前面有文章介绍FPGA的时钟中有详细介绍分块的规则。 阅读全文

摘要： *写在前面：*关于 FPGA 的 IO资源分析共分为三个系列进行具体阐述，分别为： IO资源：分析FPGA IO资源的电气特性； IO逻辑资源：分析FPGA的输入输出数据寄存器、DDR工作方式、可编程输入延时工作方式； IO串并转换资源：分析IO资源如何实现串并转换。 其中第二、三系列是对第一系列中 阅读全文

摘要： 今天想和大家一起聊聊 FPGA 的 IO。 先说说我当年入门的经历吧。国内的大学有 FPGA 开发条件的实验室并不太多，当年大学的那帮同学有的做 ARM，有的做 linux，很少有人做 FPGA，当时学 FPGA 仅仅是由于非常渴望的好奇心。所以，在淘宝买了一块开发板，就开始了自己的 FPGA 之路 阅读全文

摘要： Input Delay Reasource （IDELAY）: 先来说说IDELAYCTRL资源： 借鉴了这位博主对它的描述：（https://blog.csdn.net/haoxingheng/article/details/50320145） 在电压、温度等因素变化时，可能会影响到系统的时序，此 阅读全文