皮皮祥的博客

摘要： Zynq UltraScale+MPSoC是Xilinx推出的第二代多处理SoC系统，在第一代Zynq-7000的基础上做了全面升级。 一、概述Zynq UltraScale+MPSoC系列器件共有四个大的系列，分别是CG系列、EG系列和EV系列，其中EG系列和EV系列提供汽车级和军品级器件。 相较 阅读全文

摘要： 1、DMA(Direct Memory Access，直接内存存取) 是所有现代电脑的重要特色，它允许不同速度的硬件装置来沟通，而不需要依赖于CPU的大量中断负载。否则，CPU需要从来源把每一片段的资料复制到暂存器，然后把它们再次写回到新的地方。在这个时间中，CPU对于其他的工作来说就无法使用。 2 阅读全文

摘要： 从IP核的提供方式上，通常将其分为软核、固核和硬核这3类。从完成IP核所花费的成本来讲，硬核代价最大； 从使用灵活性来讲，软核的可复用使用性最高。与软核实现方式相比，硬核可以把功耗降低5~10 倍, 节约将近90% 的逻辑资源。 软核(Soft IP Core) : 软核在EDA 设计领域指的是综合 阅读全文

摘要： 目录 概述 功能总结 应用 端口说明 核心设计 JTAG TO AXI主内核可用于AXI系统调试和测试 时钟 重置 设计流程步骤 自定义和生成核心 参数说明 综合与实现 示例设计 创建AXI事务 AXI4 示例 AXI4‑Lite 示例 JTAG to AXI 主 IP 内核是一个可定制的内核，可以 阅读全文

摘要： plc输入，就是人发给PLC的命令信号。这些命令通过各种开关、按钮、限位、温度传感器、电位器等等实现的。PLC输出，就是PLC去驱动机器设备，是靠继电器，晶闸管，晶体管去实现的。而这正是PLC输出的三种类型，实现了机器自动化终端的控制。 输入单元是PLC与被控设备相连的输入接口，是信号进入PLC的桥 阅读全文

摘要： 今天我们要介绍的时序概念是设计约束文件SDC. 全称Synopsys design constraints. SDC是一个设计中至关重要的一个文件。它对电路的时序，面积，功耗进行约束，它是设计的命脉，决定了芯片是否满足设计要求的规范。Timing工程师在release sdc时必须非常小心，一个错误 阅读全文

摘要： FPGA内部寄存器的上电初值是什么? 有说是低的,有说是高的, 也有说和器件相关的,还有些人说是不确定. 对于一个系统来讲, 用户并不在意初值是高电平,或者是低电平, 用户真正关心的是寄存器的初值是不是确定可预测的，也就是说每次编译，每次上电的初值是不是一致的。 来举个例子，有个客户在调试FPGA设 阅读全文

摘要： Verilog中 1=<x0<=2 是或的关系 阅读全文

摘要： DSP48最早出现在XilinxVirtex-4 FPGA中，但就乘法器而言，Virtex-II和Virtex-II Pro中就已经有了专用的18x18的乘法器，不过DSP48可不只是乘法器，其功能更加多样化。DSP48基本结构如下图所示（图片来源：ug073, Figure 2-1）。DSP48中 阅读全文

摘要： 为什么说DSP特别适合数字信号处理呢？为什么它的运算速度这么快？ 原来DSP在硬件结构上做了优化，使得其运算效率非常高。 下面我从各家DSP硬件共同点、各家硬件特点、和通用CPU共同点来说说DSP硬件结构。其实你只要掌握了任何一家的DSP硬件结构，就可以触类旁通理解其他厂家的DSP，因为只要是DSP 阅读全文