皮皮祥的博客

摘要： 基本概念 1、名词解释 锁存器（latch）是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，尽当锁存器处于使能状态时，输出才会随着数据输入发生变化。 触发器（flipflop）是边沿敏感的存储单元，数据存储的动作由某一信号的上升或者下降沿行同步的。（钟控D触发器其实就是D 阅读全文

摘要： 锁存器、触发器和寄存器的比较 锁存器（latch）：是电平触发的存储单元，数据存储的动作（状态转换）取决于输入时钟（或者使能）信号的电平值，尽当锁存器处于使能状态时，输出才会随着数据输入发生变化。 分为普通锁存器和门控锁存器，普通锁存器无控制信号，输出状态始终直接由输入决定。在实际的数字系统中，为了 阅读全文

摘要： Verilog实现序列产生器是Verilog基础学习甚至求职面试时的一个常见问题，它用到计数器、状态机、移位寄存器等一系列知识。因此有必要进行学习与仿真： 一、思路 状态转移形（利用状态机转移，逐个输出序列值）； 移位寄存器形（输入整个序列，在时钟驱动下不断按顺序循环输出序列中的某一位，从而实现序列 阅读全文

摘要： 直接给出结论： 根据状态机的输出是否与输入条件相关来区分Moore状态机和Mealy状态机。 Moore状态机：输出仅仅与当前状态有关； 如下实例，如三段式写法来写的一个序列检测的状态机（【 FPGA 】序列检测器的Moore状态机实现），状态机最后的输出： always @* begin if(c 阅读全文

摘要： 简介：用Verilog描述一个可综合的序列检测器用于检测输入数据码流中的特定序列(本次检测序列为10010，只要修改状态转移关系即可实现其他目标序列的检测)。当检测到10010序列(包括重叠的情况)时，序列检测器输出1，否则输出0。经状态分析化简可得序列检测器的状态转移图如下：代码实现： /* Fi 阅读全文

摘要： 简介：用Verilog描述一个可综合的序列检测器用于检测输入数据码流中的特定序列(本次检测序列为10010，只要修改状态转移关系即可实现其他目标序列的检测)。当检测到10010序列(包括重叠的情况)时，序列检测器输出1，否则输出0。经状态分析化简可得序列检测器的状态转移图如下：代码实现： /* Fi 阅读全文

摘要： 目录 1.VHDL基本结构 1.1.实体（Entity） 类属说明 端口方向：IN， OUT ，INOUT ，BUFFER 1.2.结构体 (Architecture) 1.3.库、程序包的调用 1.4.VHDL语句 1.4.1.并行语句 并行信号赋值 1.4.2.进程语句 进程的工作原理： 进程与 阅读全文

摘要： 在Xilinx的选型手册中，描述其硬件资源的时候，经常会看到 LC(Logic cells)的概念，如下图所示：但是在各种数据手册中，我并没有找到关于Logic cells的定义，最后在下面这个网址中找到了比较靠谱的回答。 https://forums.xilinx.com/t5/Virtex-Fa 阅读全文

摘要： 一个逻辑单元(logic cell) 包含了一个查找表，一个触发器和与附近单元的连接电路。查找表使用组合逻辑实现了一个4输入的逻辑表达式(与，或，与非，加等)。一个逻辑片(logic slice) 包含了2个逻辑单元。Xilinx公司的计算结果接近每个逻辑片中包含2.25个逻辑单元，因为它们比其它的 阅读全文

摘要： 今天反思一下卡诺图化简法中的注意事项。另，文章太短被限流了，因此补充一下竞争冒险相关的知识点。 一、卡诺图化简法 卡诺图方法在这里不介绍了，这种方法看起来简单，但如果不熟悉的话很容易出错，因此要对花圈的规则比较熟悉。 ①圈越少越好 ②圈越大越好 ③不能有多余圈，也不能有遗漏 ④化简结果可能不同。 这 阅读全文