皮皮祥的博客

摘要： Verdi主要在以下方面使用 Verdi使用情形： IC验证工程师(Debug) IC设计工程师(Review) 学习目标主要以下三方面： 能够生成fsdb波形； 能够查看fsdb波形； 能够追踪RTL代码。 生成FSDB波形 三个变量 VERDI_HOME/NOVAS_HOME：仿真器默认，且为设 阅读全文

摘要： 目录 1、总线拆分 2、统计次数 3、逻辑运算 4、manage.rc 5、Trace代码过程中波形窗口保持前置 ６、Parameter 提示的默认进制 7. 数字信号的模拟化呈现 8. 模拟波形的显示范围 9. 自动调节：加载特定时间范围 10. 如何提高螺丝钉的自我修养 11. 跳转到指定行号 阅读全文

摘要： “VCS是Verilog Compiled Simulator的缩写。VCS MX®是一个编译型的代码仿真器。它使你能够分析,编译和仿真Verilog,VHDL,混合HDL,SystemVerilog,OpenVera和SystemC描述的设计。 它还为您提供了一系列仿真和调试功能,以验证您的设计。 阅读全文

摘要： SVN 简介 Subversion(SVN) 是一个开源的版本控制系統, 也就是说 Subversion 管理着随时间改变的数据。 这些数据放置在一个中央资料档案库(repository) 中。 这个档案库很像一个普通的文件服务器, 不过它会记住每一次文件的变动。 这样你就可以把档案恢复到旧的版本, 阅读全文

摘要： Verdi的使用技巧总结 1，加载信号 2，放大缩小 3，波形文件保存.rc 4，移动波形窗口信号位置 5，对信号的操作 6，显示信号全路径 7，显示状态机及其名称 8，改变信号和波形颜色 9，参考信号数值 10，新建组与对组重命名 11，mark标记功能 12，重新加载波形或设计文件 1，加载信号 阅读全文

摘要： 我们经常听到的 USB2.0 或 USB3.0, 指的是传输标准，而USB Type-C 或 USB Type-A, 指的是物理接口。 举个例子，一件衣服，它的外观设计类比于前者，而尺寸大小和材质类比于后者。 我们恐怕最常见的就是USB接口了，不管是移动硬盘和U盘，最主要的是就传输速度。在选择USB 阅读全文

摘要： 0.FPGA也能片上调试吗？ FPGA与STM32等嵌入式开发最大的一个优点就是，可以在时序仿真阶段验证超过90%的功能，发现90%的问题。当所有的仿真没问题了，才能进行最后一步：板级调试。如果仿真都不对，那就没必要下载到芯片里了。 STM32等单片机，使用J-Link或ST-Link等调试器，可以 阅读全文

摘要： 因为STM32的FLASH擦写次数有限（大概为1万次），所以为了延长FLASH的使用时间，我们平时调试时可以选择在SRAM中进行硬件调试。除此之外，SRAM 存储器的写入速度比在内部 FLASH 中要快得多，所以下载程序到SRAM中的速度较快。 所以我们很有必要建立两个版本的工程配置，在SRAM中调 阅读全文

摘要： 1、sof文件 sof文件是编译（分析、综合、布线、生成、时序）过程中生成的一个文件，如下图红圈过程中所示， 生成的sof文件是可以直接通过JTAG口下载到FPGA的SRAM中去并直接执行。所以sof文件可以“看成”是raw binary文件，当然还是有区别的，就相当于HEX文件和BIN文件的区别一 阅读全文

摘要： 1、spare cell 备用cell，共流片时进行function eco和metal eco使用。 使用方法： add_spare_cells add_spare_cells -cell_name spare1 -lib_cell {AND2 OR2} -num_instances 250 2、 阅读全文