皮皮祥的博客

摘要： 引言 verilog中具有多种数据类型，当我们用reg类型元素构建一维数组时，这时候的变量也称之为memory。可以用于模拟只读存储器（ROMs）或随机存取存储器（RAMs）或者寄存器堆（regfiles）。 数组中的每个reg被称为元素或字，由单个数组索引来处理。 赋值等操作 一个n-bit的re 阅读全文

摘要： 转自：http://hsanyi.blog.163.com/blog/static/55022325201261524922278/ 在MATLAB中算出了一个十进制的数组（有几百个单元），如何把这些十进制的书转化为16进制呢？ 如果是正数直接使用dec2hex函数。如果是负数，将其转换为反码再用d 阅读全文

摘要： 一、计算机的负数表示 二、1的补码One's complement——反码 三、2的补码Two's complement——补码 一、计算机的负数表示 数据在计算机中由一个一个的0，1比特表示，所以在表示负数的时候，不能直接添加符号'-'来表示这是个负数，必须采用一些规范或者约定来区分正数和负数。 阅读全文

摘要： 1的补码 2的补码 1's complement 这是关于TCP头部校验和字段（checksumfield）的说明。句中的complement意思为“补码”。对于学习计算机科学的人来说，补码不算什么新鲜，现在新鲜的是这篇英语文章出现的是“1’scomplement”，翻译出来应该是“1的补码”，对于 阅读全文

摘要： 一、普通时钟信号： 1、基于initial语句的方法： parameter clk_period = 10; reg clk; initial begin clk = 0; forever #(clk_period/2) clk = ~clk; end 2、基于always语句的方法： parame 阅读全文

摘要： 一、软件平台与硬件平台 软件平台： 操作系统：Windows 8.1 64-bit 开发套件：Vivado2015.4.2 Matlab2016a 仿真工具：Vivado自带仿真器 二、引言 在利用Verilog写数字信号处理相关算法的过程中往往涉及到对数据的量化以及截位处理。而在实际项目中，一种比 阅读全文

摘要： 16位编译器 char ：1个字节 char*(即指针变量):2个字节 short int :2个字节 int：2个字节 unsigned int : 2个字节 float: 4个字节 double: 8个字节 long: 4个字节 long long: 8个字节 unsigned long: 4个 阅读全文

摘要： 一、软件平台与硬件平台 软件平台： 操作系统：Windows 8.1 64-bit 开发套件：Vivado2015.4.2 Matlab2016a 仿真工具：Vivado自带仿真器 二、引言 在利用Verilog写数字信号处理相关算法的过程中往往涉及到对数据的量化以及截位处理。而在实际项目中，一种比 阅读全文

摘要： 文章目录 一、算术操作符（+ - * / % **） 二、相等操作符（== ! = ! == ==？ ！=？） 三、逻辑操作符（&& || ！） 四、按位操作符（~ & | ^ ^~或 ~^） 五、缩减操作符（& ~& | ~| ^ ~^） 六、移位操作符（<< >> <<< >>>） 七、关系操作 阅读全文

摘要： 4位带符号数X， =1000 的真值是-8 为什么呢？解答如下： 4位带符号数的前提下，-7的补码是1001，-6的补码是1010，-5的补码是1011……0的补码是0000，+1的补码是0001 ，+2的补码是0010……+7的补码是0111 可见 0000~1111这16个补码中只有1000不能 阅读全文