不枉初心,砥砺前行

皮皮祥的博客

欢迎留言,评论

导航

上一页 1 ··· 12 13 14 15 16 17 18 19 20 ··· 58 下一页

2022年11月2日 #

zynq器件时钟

摘要: 目录 前言 1.系统PLL介绍 2.时钟使用模式 (1)正常操作情况: (2)bypass旁路模式: ​3.时钟分支(Clock Branches) 4.系统时钟域 5.CPU CLOCK 附录 前言 Zynq器件的时钟子系统是PS(ARMCortex-A9)系统的一个集成部分,本文就ZYNQ器件的 阅读全文

posted @ 2022-11-02 17:23 皮皮祥 阅读(612) 评论(0) 推荐(0) 编辑

vivado进行仿真

摘要: 文章目录 前言 一、Vivado Simulato介绍 二、功能仿真需要的文件 三、具体步骤 文章目录 前言 一、Vivado Simulato介绍 二、功能仿真需要的文件 三、具体步骤 前言 本章关于vivado仿真软件的使用介绍 提示:以下是本篇文章正文内容,下面案例可供参考 一、Vivado 阅读全文

posted @ 2022-11-02 16:35 皮皮祥 阅读(5528) 评论(0) 推荐(1) 编辑

GT基础知识

摘要: 1、GT基础知识 SATA 接口只有几根线为什么那么快?连上网线显示的10Gbps(万兆网)是不是很令人兴奋!没错,他们都用了高速GTX技术、GTX全称Gigabit transceiver,是为了满足高速、实时传输而生的技术。传统的并行传输技术存在抗干扰能力低,同步能力差,传输速度低和信号质量差等 阅读全文

posted @ 2022-11-02 13:38 皮皮祥 阅读(641) 评论(0) 推荐(0) 编辑

HDMI音视频传输协议

摘要: 文章目录 HDMI音视频传输协议 一、HDMI的硬件图示 二、TMDS 三、DDC 四、CEC 五、HPD 一、HDMI的硬件图示 1、HDMI通信协议示意图 信号源(source device)< >TV(sink device) 1、TMDS Channel 0~2::三组差分信号,TMDS C 阅读全文

posted @ 2022-11-02 10:58 皮皮祥 阅读(988) 评论(0) 推荐(0) 编辑

2022年11月1日 #

AMBA

摘要: 什么是AMBA? ARM官方给出的应用定义如下: ARM AMBA (Advanced Microcontroller Bus Architecture)协议是一种公开标准,主要用于片上系统(SoC)中功能模块连接和管理的互联规范。它有助于一次性正确开发具有大量控制器和外设的多处理器设计。AMBA通 阅读全文

posted @ 2022-11-01 15:59 皮皮祥 阅读(271) 评论(0) 推荐(0) 编辑

AXI4协议(一)AXI4_lite 上

摘要: 先附上AXI协议 v2-0 版 AMBA-AXI-v2-0-protocol-spec.pdf 871.3K · 百度网盘 AXI(advanced extensible interface)总线是AMBA总线家族中的一员,是由AHB发展而来,用于在SOC中的各个ip之间互联。AXI适用于高带宽,低 阅读全文

posted @ 2022-11-01 15:34 皮皮祥 阅读(1172) 评论(0) 推荐(0) 编辑

AXI4_Lite

摘要: 写在前面 AXI4-Lite总线可以说是AXI4-Full总线的简化版,仅支持突发长度为1的事务传输。在学习AXI4-Lite总线时,建议先了解AXI4-Full总线,本文也注重介绍两者的差异。 AXI 表示 Advanced eXtensible Interface(高级可扩展接口),它是由 Ar 阅读全文

posted @ 2022-11-01 15:26 皮皮祥 阅读(251) 评论(0) 推荐(0) 编辑

VIVADO IP核:GT高速收发器(概述和IP example)

摘要: 这里给出一些我看过的参考文档,相信这些博主的内容已经让您对GT高速收发器有了初步了解 https://blog.csdn.net/lum250/article/details/119952822(特别详细的CSDN教程,分析了英文文档,并且把每一个勾选的内容都陈述了)主讲IP https://zhu 阅读全文

posted @ 2022-11-01 11:49 皮皮祥 阅读(1739) 评论(0) 推荐(0) 编辑

GT Transceiver中的重要时钟及其关系(2)单个外部参考时钟使用模型

摘要: 前言 ​ 已经讲到,每个QUAD中的GT Transceiver通道有6个可用的参考时钟输入: 两个外部参考时钟输入对,GTREFCLK0和GTREFCLK1 来自于QUAD上部的两个参考时钟引脚对,GTSOUTHREFCLK0和GTSOUTHREFCLK1 来自于QUAD下部的两个参考时钟引脚对, 阅读全文

posted @ 2022-11-01 11:35 皮皮祥 阅读(359) 评论(0) 推荐(0) 编辑

2022年10月31日 #

如何使用其gearbox(ioserdes3)功能来实现不同的比率的串并转换功能

摘要: 在SelecTIO简介连载一中介绍了其架构,本章会继续介绍如何使用其gearbox功能来实现不同的比率的串并转换功能。 7 Series FPGA中LVDS使用了ISERDESE2,SDR Rate可设为2,3,4,5,6,7,8。DDR Rate可设为4,6,8,10,14。 从UG471的Bit 阅读全文

posted @ 2022-10-31 17:29 皮皮祥 阅读(1177) 评论(0) 推荐(0) 编辑

上一页 1 ··· 12 13 14 15 16 17 18 19 20 ··· 58 下一页