皮皮祥的博客

摘要： 一、ZYNQ整体框图 二、细节图 三、PL与PS交互接口 1、接口介绍 在 ZYNQ 芯片内部用硬件实现了 AXI 总线协议，包括 12 个物理接口，分别为 S_AXI_HP{0:3}_FPD > (PL为master,PS为slave)，S_AXI_LPD > (PL为master,PS为slav 阅读全文

摘要： 在调试VIVADO 过程中，由于生成的BIT文件过大，而我使用的FLASH又是32MBIT的，出现了FLASH过小，无法烧录的情况。网上搜索到的方法都是说“generate progamming file下会有一个属性，进去了在-g compress后面打勾”，但是我使用的是VIVADO2017.2 阅读全文

摘要： 最近一个项目开始使用Xilinx的ZU+系列MPSoC，于是对其官网上的相关文档进行了学习梳理，包括电源、时钟、复位、配置和外围接口等。 本篇就电源部分进行梳理，其他部分会在后续的文章进行梳理，如有不妥之处，敬请留言指正为谢！ 1、电源概述 引用UG1085中的一张图可以看出ZU+的电源还是相当复杂 阅读全文

摘要： PS整体互连框图 （1）S_AXI_HPC[0:1]_FPD和S_AXI_HP[0:3]_FPD：可以被PL端AXI主口访问的高性能AXI从口（2）M_AXI_HPM0/1_FPD：低延迟的可以访问PL端AXI从口的AXI主口（3）S_AXI_ACE_FPD：可以被PL端AXI主口访问的双向AXI一 阅读全文

摘要： QSPI概述 QSPI接口，是Queued SPI的缩写。和之前谈到的SPI一样都是出自Motorola。QSPI在SPI基础上做了一些增强，且向下兼容SPI。QSPI相对SPI最显著的差异就是增加了发送接收数据队列，Queued的称呼就是这么来的。这样做的好处就是，无需每次数据传输都需要CPU参与 阅读全文

摘要： 一、官方示例代码的导入 在SDK中，开发人员导出硬件平台，启动SDK，创建相应的应用工程后，在project explorer会产生一个板级支持包文件夹，双击里面的system.mss文件可以看到里面提供了一些外设驱动的文档和示例，包括了所有你在硬件设计时用到了的外设。 而在Vitis当中，情况将有 阅读全文

摘要： 在半导体芯片行业中，有一个词是我们经常能看到的，那就是PMU。可是你知道PMU与PMU也是有区别的吗？通常，在半导体行业中，PMU会有两个含义，一个是PMU(Power Management Unit)，另一个是PMU（Precision Measurement Unit）。这两个外表长得很像的PM 阅读全文

摘要： 在FPGA编程中,在XDC(或UCF)文件中使用create_clock命令有什么意义？假设我有一个时钟端口CLK,它被分配给XDC(或UCF)文件中的物理引脚(我的时钟).为什么我不能继续在我的顶级HDL中使用这个CLK引脚？为什么我需要添加这样的东西: create_clock -name sy 阅读全文

摘要： 毋庸置疑，create_clock是最基本、最简单的时序约束命令，而且在FPGA设计中必然会用到。但看似简单的命令，却也常常被用错。这里我们就来回答一些常见的问题。 问题1：什么样的时钟需要用create_clock约束？ 有三类时钟时钟需要用create_clock进行约束，分别是： 从全局时钟管 阅读全文

摘要： 不知各位刚刚开始接触FPGA的童鞋有没发现，自己的工程综合，编译贼长时间了。 “废话，FPGA设计本来就很耗时间啊” 话是这么说，但如果编译理论上一两个小时就应该能结束，实际上却花了十几个小时，而且在生成比特文件的时候直接挂了。经常在完成implementaion 后，显示timing failed 阅读全文