皮皮祥的博客

摘要： 序列检测器是时序数字电路中非常常见的设计之一。它的主要功能是将一个指定的序列从数字码流中识别出来。序列检测器实现主要有两种方法：状态机和移位寄存器。 本设计要求： 序列检测器，din每个clk都会输入0或1，当检测到连续5个周期输入的din序列是11010时，dout会输出一个周期的脉冲。 1、状态 阅读全文

摘要： 基本概念 1、名词解释 锁存器（latch）是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，尽当锁存器处于使能状态时，输出才会随着数据输入发生变化。 触发器（flipflop）是边沿敏感的存储单元，数据存储的动作由某一信号的上升或者下降沿行同步的。（钟控D触发器其实就是D 阅读全文

摘要： 锁存器、触发器和寄存器的比较 锁存器（latch）：是电平触发的存储单元，数据存储的动作（状态转换）取决于输入时钟（或者使能）信号的电平值，尽当锁存器处于使能状态时，输出才会随着数据输入发生变化。 分为普通锁存器和门控锁存器，普通锁存器无控制信号，输出状态始终直接由输入决定。在实际的数字系统中，为了 阅读全文

摘要： Verilog实现序列产生器是Verilog基础学习甚至求职面试时的一个常见问题，它用到计数器、状态机、移位寄存器等一系列知识。因此有必要进行学习与仿真： 一、思路 状态转移形（利用状态机转移，逐个输出序列值）； 移位寄存器形（输入整个序列，在时钟驱动下不断按顺序循环输出序列中的某一位，从而实现序列 阅读全文

摘要： 直接给出结论： 根据状态机的输出是否与输入条件相关来区分Moore状态机和Mealy状态机。 Moore状态机：输出仅仅与当前状态有关； 如下实例，如三段式写法来写的一个序列检测的状态机（【 FPGA 】序列检测器的Moore状态机实现），状态机最后的输出： always @* begin if(c 阅读全文

摘要： 简介：用Verilog描述一个可综合的序列检测器用于检测输入数据码流中的特定序列(本次检测序列为10010，只要修改状态转移关系即可实现其他目标序列的检测)。当检测到10010序列(包括重叠的情况)时，序列检测器输出1，否则输出0。经状态分析化简可得序列检测器的状态转移图如下：代码实现： /* Fi 阅读全文

摘要： 简介：用Verilog描述一个可综合的序列检测器用于检测输入数据码流中的特定序列(本次检测序列为10010，只要修改状态转移关系即可实现其他目标序列的检测)。当检测到10010序列(包括重叠的情况)时，序列检测器输出1，否则输出0。经状态分析化简可得序列检测器的状态转移图如下：代码实现： /* Fi 阅读全文