皮皮祥的博客

摘要： 资料来源: (1)sv绿皮书; (2)公众号-芯片学堂; (3)硅芯思见：【113】SystemVerilog中不同句柄之间的动态类型转换 (qq.com) 1. 隐式转换 (1)隐式和显示类型转换的区分通常在于有没有使用到系统函数或者操作符。 (2)隐式类型转换在SystemVerilog编程中经 阅读全文

摘要： 数字IC秋招面试专题（二）verilog的signed和unsigned 前言 一、右值按signed还是unsigned 二、signed的自动扩位 三、系统函数$signed 和 $unsigned 总结 前言 如果用verilog做一些数据处理的话，一定会经常用到signed和unsigned 阅读全文

摘要： 例子： unsigned' 和 $unsigned ： //都是最高位补零，等式左值 byte signed_vec = 8'b1000_0000;bit [8:0] result_vec;logic [7:0] logic_vec = 8'b1000_0000;bit [7:0] bit_vec 阅读全文

摘要： 阅读全文

摘要： 一直以来，关于在overflow和underflow这方面，自己都没有怎么去关注。最近看了CSAPP，然后又在这方面吃了几次亏，比如使用C++中的vector，vector.size() 返回的就是unsigned。所以，在使用这方面时，要比较注意。总结如下：对于unsigned和signed进行比 阅读全文