皮皮祥的博客

摘要： 引言 verilog中具有多种数据类型，当我们用reg类型元素构建一维数组时，这时候的变量也称之为memory。可以用于模拟只读存储器（ROMs）或随机存取存储器（RAMs）或者寄存器堆（regfiles）。 数组中的每个reg被称为元素或字，由单个数组索引来处理。 赋值等操作 一个n-bit的re 阅读全文

摘要： 转自：http://hsanyi.blog.163.com/blog/static/55022325201261524922278/ 在MATLAB中算出了一个十进制的数组（有几百个单元），如何把这些十进制的书转化为16进制呢？ 如果是正数直接使用dec2hex函数。如果是负数，将其转换为反码再用d 阅读全文

摘要： 一、计算机的负数表示 二、1的补码One's complement——反码 三、2的补码Two's complement——补码 一、计算机的负数表示 数据在计算机中由一个一个的0，1比特表示，所以在表示负数的时候，不能直接添加符号'-'来表示这是个负数，必须采用一些规范或者约定来区分正数和负数。 阅读全文

摘要： 1的补码 2的补码 1's complement 这是关于TCP头部校验和字段（checksumfield）的说明。句中的complement意思为“补码”。对于学习计算机科学的人来说，补码不算什么新鲜，现在新鲜的是这篇英语文章出现的是“1’scomplement”，翻译出来应该是“1的补码”，对于 阅读全文