皮皮祥的博客

摘要： 首先，VHDL不是软件程序，不存在顺序执行的问题。如果你用多个结构体来描述不同的实现方案的话，那么，如果不特别声明的话，则VHDL会对最后描述的那个结构体进行综合。如果你想要对其他结构体进行综合的话，则要写一个配置声明。 配置是VHDL五大模块（实体、结构体、设计库、程序包、配置）之一，关于配置的详 阅读全文

摘要： 文章目录 前言 VHDL与Verilog的比较 语法比较 基本程序框架比较 端口定义比较 范围表示方法比较 元件调用与实例化比较 Process与always比较 标准逻辑类型比较 逻辑常量赋值比较 命名规则比较 操作符号比较 注释比较 初始化比较 例化与生成语句比较 循环语句对比 子程序对比 自定 阅读全文

摘要： “initial这个语法一般使用于仿真所用的激励文件中,只是给寄存器类型的变量赋初值用的,因此理论上是不可以被综合的。” 阅读全文