LVDS25 和 LVCMOS电平处在同一个Bank的疑问
摘要：
参考文档UG471，在满足一定条件下，LVDS25电平可以接入VCCO为3.3V的Bank。 如果该Bank有LVCMOS电平的输入输出引脚，从我们的测试来看，在Vivado中必须把LVCMOS电平的信号设置为LVCMOS25，而不能配置为LVCMOS33，否则会报错编译不过。 我的疑问是， 1， 阅读全文
posted @ 2021-09-16 20:12 皮皮祥 阅读(1197) 评论(0) 推荐(0) 编辑